加法器

实验四

一、实验目的：

掌握常见集成加法器芯片逻辑功能及应用。

掌握加法器相关组合逻辑电路的设计和测试方法

二、实验原理

1.半加器：不考虑低位进位，只是本位进行相加的，称为半加器。

2.全加器：考虑低位进位的加法电路称为全加器。

3. 多位加法器

（1）串行多位加法器

（2）并行多位加法器

三：实验内容

一、实现两个BCD码的加法运算

要求：利用74LS283加法器来完成。

思考：当两数之和小于或等于9时，相加结果和二进制数相加没有区别，如果大于9时，要如何处理进位

分析：当两个BCD码相加超过10的时候，再加一个6

电路图如下

结果如下

二、实现两个四位二进制的减法

要求：利用74LS283加法器来完成。

思考：如何将加法器转换为减法功能。二进制的减法如何实现在算术运算中，减法可以看做加上这个数的负数来表示，在数字电路中，可以将减去一个数表示成加上这个数的反码。故在设计电路时，可将减数取反，所以电路图如下

在信号发生器：：

结果为