计算机原理-第五章中央处理器PPT课件

授课：XXX
7
５。微操作产生部件
根据指令流程，综合时序和指令译码信号，产生执行各条指 令所需要的微操作控制信号。
指令 操作码
指令译码器
时序信号
微操作 产生部件
微操作信号
： ： ： （送机内
各相应部 件）
2021/3/9
授课：XXX
8
指令译码器
指令代码
操作码 操作数地址码
指令寄存器IR
内存
指令地址
电路
2021/3/9
计算机工作原理示授课意：X图XX
所
有
微 操
控 制 信
作 .号
产
.
， 送
生 .机
部 件
.
内 各
.
部 件
12
§5.2 机器指令的周期划分与控制信号
5.2.1 指令执行分析
取指令，第一阶段 第二阶段 取操作数，第三阶段 执行指令，第四阶段
2021/3/9
授课：XXX
13
5.2.2 指令执行周期
2021/3/9
授课：XXX
1
2021/3/9
图9－1 单总线CPU的结授构课：XXX
2
一、运算器及内总线
运算器主要由各种寄存器、移位器和ALU组成。它是具体负责对数 据进行加工处理的部件。
1。通用寄存器组（GR）
通用的含义是指寄存器的功能有多种用途，它可作为ALU的累加器、 变址寄存器、地址指针、指令计数器、数据缓冲器等，用于存放操作数 （包括源操作数、目的操作数）、运算结果、中间结果和各种地址信息 等。现代计算机的CPU都采用通用寄存器组结构并且是双端口的。
程序计数器PC
计数 接数
信号源
2021/3/9
时序信号发生器
授课：XXX
脉冲
节拍电位 机器周期
9
机器周期 节拍电位
时钟脉冲
2021/3/9
…… …
… …
授课：XXX
10
微操作产生部件根据设计思想的不同，可分为三种控制器：
（１）组合逻辑控制器：用组合逻辑电路的设计方法来设计微操作产 生
部件。 （２）ＰＬＡ控制器：用PLA（可编程逻辑阵列）电路实现。 （３）微程序控制器：用程序设计的方法来设计微操作产生部件，称
CPU内各种寄存器与ALU通过这组单总线连接起来进行数据传送，同 一时刻只能有一个部件往总线送数据（占据总线），但可有两个以上部件 接收数据。
2021/3/9
授课：XXX
4
二、主存接口
由地址寄存器MAR和数据缓冲寄存器MDR组成。CPU与主存之间 的信息交换，都是通过这两个寄存器来完成的。
１。地址寄存器MAR
指令所规定Байду номын сангаас操作。
控制器由程序计数器（PC）、指令寄存器（IR）、指令译码器、 地址译码器、微操作产生部件、时序发生器等组成。
１。程序计数器(PC)，Program Counter
又称为指令地址寄存器，存放下一条指令的地址。 CPU取指令时，将PC的内容送到主存储器的地址寄存器中，读 取该单元存放的指令，然后，自动修改形成下一条要执行的指令的 地址，一般PC自动加1就得到下条指令的地址。PC的具体硬件是可 预置数的计数器，如74161，74163等等。
为“存储逻辑”。
“硬连线控制器”
四、计算机工作原理示意图
取指令
执行指令
2021/3/9
授课：XXX
11
程序、原始数据 输入装置
计数 接数
运行结果 输出装置
程序计数器 PC
程 序 首 地 址
指 内存
令 地 址
读/写
转移地址
数 据
运算器
指 令
指令寄存器IR
操作数地址
操 作 码
指令译码器
操 作 数 地 址 时序
地址译码器对指令的寻址方式字段、地址字段进行译码，提供操作数 的地址信息。
４。 时序信号发生器
产生周期、节拍、脉冲等时序信号的部件。它循环产生一组时间 顺序信号，送到微操作产生部件，对微操作控制信号进行定时控制。
它由一个振荡器和一组计数分频器组成，振荡器是一个脉冲源， 输出频率稳定的主振脉冲。
2021/3/9
在指令系统中为这组寄存器分配编号，可以编程访问某个指定的 寄存器。
２。ALU及暂存器（LA、LB）
进行算术与逻辑运算的部件，前面已讲过，这里不再介绍。 暂存器LA、LB是暂时存放ALU要加工处理的数据的两个寄存器。
2021/3/9
授课：XXX
3
３。移位器
对ALU运算结果进行左移、右移和直传的操作，可配合乘除法及左右移位 指令的实现。
数据，一般也先由DBUS送入MDR，再经CPU内部总线送入指定的寄存器。
MDR→DBUS→M， M→DBUS→MDR
写内存
读内存
注意：这两个寄存器对用户是透明的，不能直接编程访问。
2021/3/9
授课：XXX
5
三、控制器
它是产生全机控制信号的部件，是CPU设计的关键技术之一。
控制器的主要功能： （１）从内存中取指令，并计算下一条指令在内存中的地址； （２）对指令进行解释且产生相应的微操作控制信号，完成
第五章 中央处理器（CPU） (P161)
中央处理器（CPU）是计算机系统的核心部件，它 包括运算器和控制器两大部分。运算器在前面第二章已 学习过，本章重点研究控制器的组成与设计原理。
§5.1 基本概念
图9—1为单总线CPU的结构，它是在历史上著名的 PDP—11系列小型机基础上简化得到的教学模型结构，实际 机器要比它复杂得多。图上划分为三大部分，左边部分是 CPU的控制器，中间部分是运算器，右边部分为CPU与主 存储器的接口及主存。
４。状态寄存器（SR）
存放ALU运算中的状态，如溢出、结果为零、结果为负、借进位等。 在现代计算机中使用程序状态寄存器PSW，它包含SR内容，同时还包含程序 优先级、工作方式和其它信息。计算机越大PSW所包含的内容越多，为便于 简化教学，我们规定PSW只包含SR和程序状态优先级（屏蔽码）。
５。内总线
2021/3/9
授课：XXX
6
２。指令寄存器(IR)，Instruction Register
存放当前正在执行的指令。IR为微操作产生部件提供各种输入信息，以 产生不同指令所需的微操作控制信号。在IR中的指令要保存到该指令执行完 毕为止。
３。指令和地址译码器
指令译码器对指令的操作码进行译码，又称操作码译码器。它的输出 送到微操作产生部件。
CPU对主存进行读/写操作时，首先把要访问单元的地址送入MAR，经 存储地址总线（ABUS）送往主存。MAR中存放的是主存地址信息。
MAR→ABUS→M
２。数据缓冲寄存器MDR
MDR用来存放CPU与主存之间交换的数据。写入主存的数据一般先送
至MDR，再经存储数据总线（DBUS）送往主存。由主存读出送入CPU的