PNP双极型晶体管的设计说明
bcd工艺中npn和pnp结构
BCD工艺中NPN和PNP结构一、引言B C D工艺(Bi po la r-C MO S-DM OS),是一种集成电路制造工艺,常用于制造具有高压、高性能和低功耗要求的芯片。
在BC D工艺中,NP N结构和PN P结构是常见的两种的双极晶体管结构,本文将对它们的特点和应用进行探讨。
二、N P N结构N P N结构是一种广泛应用于模拟和数字电路的双极晶体管结构。
它由三个区域构成:N型掺杂的发射区、P型掺杂的基区和N型掺杂的集电区。
N P N结构的工作原理如下:1.发射区:N型掺杂的发射区在器件工作时被注入电子,形成电子的主要来源。
2.基区:P型掺杂的基区通过控制电流的大小来控制整个N PN晶体管的放大效果。
当在基区施加正向电压时,会吸引发射区电子进入基区,从而形成电流放大。
3.集电区:N型掺杂的集电区主要负责采集电子流,同时向外提供晶体管放大后的信号。
N P N结构在电源、放大器、逻辑电路、模拟电路等领域都有广泛应用。
由于其跨导大、响应速度快、噪声低等特点,NP N结构在低噪声放大器、高速开关等方面取得了显著的成果。
三、P N P结构P N P结构是另一种常见的双极晶体管结构,与NP N结构相比,P NP结构的区域掺杂类型和极性相反。
P NP结构由三个区域构成:P型掺杂的发射区、N型掺杂的基区和P型掺杂的集电区。
PN P结构的工作原理如下:1.发射区:P型掺杂的发射区在器件工作时被注入空穴,形成空穴的主要来源。
2.基区:N型掺杂的基区通过控制电流的大小来控制整个P NP晶体管的放大效果。
当在基区施加正向电压时,会吸引发射区空穴进入基区,从而形成电流放大。
3.集电区:P型掺杂的集电区主要负责采集空穴流,同时向外提供晶体管放大后的信号。
P N P结构具有与NP N结构相似的特点,并在模拟电路、功率放大器、开关电路等领域得到了广泛应用。
P N P结构在高性能功率放大器、电流源、开关和驱动电路等方面发挥着重要作用。
(整理)PNP双极型晶体管的设计.
(整理)PNP双极型晶体管的设计.⽬录1.课程设计⽬的与任务 (2)2.设计的内容 (2)3.设计的要求与数据 (2)4.物理参数设计 (3)4.1 各区掺杂浓度及相关参数的计算 (3)4.2 集电区厚度Wc的选择 (6)4.3 基区宽度WB (6)4.4 扩散结深 (10)4.5 芯⽚厚度和质量 (10)4.6 晶体管的横向设计、结构参数的选择 (10)5.⼯艺参数设计 (11)5.1 ⼯艺部分杂质参数 (11)5.2 基区相关参数的计算过程 (11)5.3 发射区相关参数的计算过程 (13)5.4 氧化时间的计算 (14)6.设计参数总结 (16)7.⼯艺流程图 (17)8.⽣产⼯艺流程 (19)9.版图 (28)10.⼼得体会 (29)11.参考⽂献 (30)PNP 双极型晶体管的设计1、课程设计⽬的与任务《微电⼦器件与⼯艺课程设计》是继《微电⼦器件物理》、《微电⼦器件⼯艺》和《半导体物理》理论课之后开出的有关微电⼦器件和⼯艺知识的综合应⽤的课程,使我们系统的掌握半导体器件,集成电路,半导体材料及⼯艺的有关知识的必不可少的重要环节。
⽬的是使我们在熟悉晶体管基本理论和制造⼯艺的基础上,掌握晶体管的设计⽅法。
要求我们根据给定的晶体管电学参数的设计指标,完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施⼯艺⽅案→晶体管各参数的检测⽅法等设计过程的训练,为从事微电⼦器件设计、集成电路设计打下必要的基础。
2、设计的内容设计⼀个均匀掺杂的pnp 型双极晶体管,使T=300K 时,β=120,V CEO =15V,V CBO =80V.晶体管⼯作于⼩注⼊条件下,最⼤集电极电流为I C =5mA 。
设计时应尽量减⼩基区宽度调制效应的影响。
3、设计的要求与数据(1)了解晶体管设计的⼀般步骤和设计原则。
(2)根据设计指标设计材料参数,包括发射区、基区和集电区掺杂浓度N E , N B , 和N C ,根据各区的掺杂浓度确定少⼦的扩散系数,迁移率,扩散长度和寿命等。
PNP双极型晶体管的设计
目录之阳早格格创做1.课程安排脚段与任务 (2)2.安排的真量 (2)3.安排的央供与数据 (2)4.物理参数安排 (3)4.1各区掺纯浓度及相关参数的预计 (3)4.2 集电区薄度Wc的采用 (6)4.3 基区宽度WB (6)4.4 扩集结深 (10)4.5 芯片薄度战品量 (10)4.6 晶体管的横背安排、结构参数的采用 (10)5.工艺参数安排 (11)5.1 工艺部分纯量参数 (11)5.2 基区相关参数的预计历程 (11)5.3收射区相关参数的预计历程 (13)5.4氧化时间的预计 (14)6.安排参数归纳 (16)7.工艺过程图 (17)8.死产工艺过程 (19)9.版图 (28)10.心得体验 (29)11.参照文件 (30)PNP单极型晶体管的安排1、课程安排脚段与任务《微电子器件与工艺课程安排》是继《微电子器件物理》、《微电子器件工艺》战《半导体物理》表里课之后开出的有关微电子器件战工艺知识的概括应用的课程,使咱们系统的掌握半导体器件,集成电路,半导体资料及工艺的有关知识的必不可少的要害关节.脚段是使咱们正在认识晶体管基础表里战制制工艺的前提上,掌握晶体管的安排要领.央供咱们根据给定的晶体管电教参数的安排指标,完毕晶体管的纵背结构参数安排→晶体管的图形结构安排→资料参数的采用战安排→制定真动工艺规划→晶体管各参数的检测要领等安排历程的锻炼,为进止微电子器件安排、集成电路安排挨下需要的前提.2、安排的真量安排一个匀称掺纯的pnp型单极晶体管,使T=300K 时,β=120,VCEO=15V,VCBO=80V.晶体管处事于小注进条件下,最大集电极电流为IC=5mA.安排时应尽管减小基区宽度调制效力的效用.3、安排的央供与数据(1)相识晶体管安排的普遍步调战安排准则.(2)根据安排指标安排资料参数,包罗收射区、基区战集电区掺纯浓度NE, NB,战NC,根据各区的掺纯浓度决定少子的扩集系数,迁移率,扩集少度战寿命等.4.根据主要参数的安排指标决定器件的纵背结构参数,包罗集电区薄度Wc,基础宽度Wb,收射区宽度We战扩集结深Xjc,收射结结深Xje等.5.根据扩集结深Xjc,收射结结深Xje等决定基区战收射区预扩集战再扩集的扩集温度战扩集时间;由扩集时间决定氧化层的氧化温度、氧化薄度战氧化时间.6.根据安排指标决定器件的图形结构,安排器件的图形尺寸,画制出基区、收射区战金属交战孔的光刻版图.(6)根据现有工艺条件,制定仔细的工艺真施规划.4、物理参数安排4.1 各区掺纯浓度及相关参数的预计打脱电压主要由集电区电阻率决断.果此,集电区电阻率的最小值由打脱电压决断,正在谦脚打脱电压央供的前提下,尽管落矮电阻率,并适合安排其余参量,以谦脚其余电教参数的央供.对付于打脱电压较下的器件,正在靠近雪崩打脱时,集电结空间电荷区已扩展至匀称掺纯的中延层.果此,当集电结上的偏偏置电压靠近打脱电压V时,集电结可用突变结近似,对付于Si器件打脱电压为,由此可得集电区纯量浓度为:由安排的央供可知C-B结的打脱电压为:根据公式,可算出集电区纯量浓度:普遍的晶体管各区的浓度要谦脚NE>>NB>NC,根据往常的体味可与:即各区的纯量溶度为:图1 室温下载流子迁移率与掺纯浓度的函数关系(器件物理P55)根据图1,得到少子迁移率:根据公式可得少子的扩集系数:图??掺纯浓度与电阻率的函数关系(器件物理P????)根据图,可得到分歧纯量浓度对付应的电阻率:图????少子寿命与掺纯浓度的函数关系(半导体物理P ????)根据图??,可得到各区的少子寿命根据公式得出少子的扩集少度:根据公式供出集电区薄度的最小值为:WC的最大值受串联电阻rcs的节制.删大集电区薄度会使串联电阻rcs减少,鼓战压落VCES删大,果此WC的最大值受串联电阻节制.概括思量那二圆里的果素,故采用WC=8μm4.3 基区宽度WB(1)基区宽度的最大值对付于矮频管,与基区宽度有关的主要电教参数是,果此矮频器件的基区宽度最大值由决定.当收射效用γ≈1时,电流搁大系数,果此基区宽度的最大值可按下式预计:为了使器件加进大电流状态时,电流搁大系数仍能谦脚央供,果而安排历程中与λ=4.根据公式,供得矮频管的基区宽度的最大值为:由公式可瞅出,电流搁大系数β央供愈下,则基区宽度愈窄.为普及二次打脱耐量,正在谦脚β央供的前提下,不妨将基区宽度选的宽一些,使电流正在传输历程中渐渐分别开,以普及二次打脱耐性.(2)基区宽度的最小值为了包管器件仄常处事,正在仄常处事电压下基区千万于不克不迭脱通.果此,对付于下耐压器件,基区宽度的最小值由基区脱通电压决断,此处,对付于匀称基区晶体管,当集电结电压靠近雪崩打脱时,基区一侧的耗尽层宽度为:正在下频器件中,基区宽度的最小值往往还受工艺的节制.则由上述预计可知基区的范畴为:(3)基区宽度的简直安排与PN结二极管的领会类似,正在仄稳战尺度处事条件下,BJT不妨瞅成是由二个独力的PN结形成,它正在仄稳时的结构图如下所示:图4 仄稳条件下的PNP三极管的示企图简直去道,由于,所以E-B耗尽区宽度()可近视瞅做局部位于基区内,又由,得到大普遍C-B耗尽区宽度()位于集电区内.果为C-B结沉掺纯一侧的掺纯浓度比E-B结沉掺纯一侧的浓度矮,所以>.其余注意到是基区宽度,是基区中准中性基区宽度;也便是道,对付于PNP晶体管,有:其中战分别是位于N型区内的E-B战C-B耗尽区宽度,正在BJT领会中指的便是准中性基区宽度.E-B结的内修电势为:C-B结的内修电势为:根据公式,E-B结正在基区一边的耗尽层宽度为:∵,不妨当成单边突变结处理CB结正在基区一边的耗尽层薄度为:对付于准中性基区宽度W,与基区宽度,则考证其与值的准确性,根据公式有:解得的β靠近于安排的央供,切合安排指标,所以基区宽度为,谦脚条件.4.4 扩集结深正在晶体管的电教参数中,打脱电压与结深关系最为稀切,它随结深变浅,直率半径减小而落矮,果而为了普及打脱电压,央供扩集结深一些.但是另一圆里,结深却又受条宽节制,由于基区聚集电荷减少,基区渡越时间删少,灵验特性频次便下落,果此,常常采用:反射结结深为集电结结深为4.5 芯片薄度战品量本安排采用的是电阻率为的P型硅,晶背是<111>.硅片薄度主要由集电结深、集电区薄度、衬底反扩集层薄度决断.共时扩集结深本去不真足普遍,正在丈量硅片薄度时也存留一定缺面.果此正在采用硅片薄度时必须留有一定的的余量.衬底薄度要采用适合,若太薄,则易碎,且阻挡易加工;若太薄,则芯片热阻过大.果此,正在工艺支配历程中,普遍硅片的薄度皆正在300um以上,但是末尾要减薄到150~200um.硅片的品量指标主假如央供薄度匀称,电阻率切合央供,以及资料结构完备、缺陷少等.4.6 晶体管的横背安排、结构参数的采用(1)横背安排举止晶体管横背安排的任务,是根据晶体管主要电教参数指目标央供,采用符合的几许图形,决定图形尺寸,画制光刻版图.晶体管的图形结构种类繁琐:从电极摆设上区别,有蔓延电极战非蔓延电极之分;从图形形状瞅,有圆形、梳状、网格、覆盖、菱形仄分歧的几许图形.稠稀的图形结构各有其特性.此次安排的晶体管不过一般的晶体管,对付图形结构不特天的央供,所以不过采与一般的单条形结构.三极管剖里图如图5,三极管俯视图如图6.图5:三极管剖里图图6:三极管俯视图(2)基区战收射区里积收射区里积与基区里积与.5、工艺参数安排5.1 工艺部分纯量参数纯量元素磷(P)硼(B)表1硅中磷战硼的与(微电子工艺前提119页表5-1) 5.2 基区相关参数的预计历程PNP基区的磷预扩集的温度与1080℃,即1353K.单位里积纯量浓度:由上述表1可知磷正在硅中有:为了便当预计,与由公式,得出基区的预扩集时间:??????氧化层薄度氧化层薄度的最小值由预扩集(??????K)的时间t????????????s去决断的,且遵循余缺面分集,并根据假设可供,由一些相关资料可查出磷(P)正在温度??℃时正在中的扩集系数:思量到死产本量情况,基区氧化层薄度与为6000.PNP基区的磷再扩集的温度那里与1200℃.由一些相关资料可查出磷的扩集系数:由于预扩集的结深很浅,可将它忽略,故,由再扩集结深公式:,而且,故可整治为:即PNP收射区的硼预扩集的温度那里与950℃,即1223K.单位里积纯量浓度:由上述表1可知硼正在硅中有:为了便当预计,与由公式,得出收射区的预扩集时间:氧化层薄度的最小值由预扩集(1353K)的时间t=1683s去决断的,且遵循余缺面分集,并根据假设可供,由一些相关资料可查出硼(B)正在温度950℃时正在中的扩集系数:思量到死产本量情况,基区氧化层薄度与为7000.PNP基区的磷再扩集的温度那里与1170℃,即1443K,则由于预扩集的结深很浅,可将它忽略,故,由再扩集结深公式:,而且,故可整治为:即5.4 氧化时间的预计由前里得出基区氧化层薄度是6000,不妨采与搞氧-干氧-搞氧的工艺,将6000的氧化层的调配成如下的比率举止氧化工艺:搞氧:干氧:搞氧=1:4:1即先搞氧1000(0.1um),再干氧4000(0.4um),再搞氧1000(0.1um)与搞氧战干氧的氧化温度为1200℃,由图7可得出:搞氧氧化1000的氧化层薄度需要的时间为:干氧氧化4000的氧化层薄度需要的时间为:所以,基区总的氧化时间为:图7 氧化时间与氧化薄度的关系图由前里得出收射区氧化层薄度是7000,不妨采与搞氧-干氧-搞氧的工艺,将7000的氧化层的调配成如下的比率举止氧化工艺:搞氧:干氧:搞氧=1:5:1即先搞氧1000(0.1um),再干氧5000(0.5um),再搞氧1000(0.1um)与搞氧战干氧的氧化温度为1200℃,由图7可得出:搞氧氧化1000的氧化层薄度需要的时间为:干氧氧化5000的氧化层薄度需要的时间为:所以,收射区总的氧化时间为:6、安排参数归纳采与中延硅片,其衬底的电阻率为7的P型硅,采用<111>晶背.相关参数集电区C基区B收射区E各区纯量浓度少子迁移率1300330150少子扩集系数电阻率少子寿命扩集少度结深/W()里积(2)1200600100扩集温度(℃)战时间预扩集/950℃, 1683再扩集/1200℃,90501170℃,8700氧化层薄度()/60007000氧化时间/先搞氧氧化20.4分钟,后干氧氧化16.2分钟,再搞氧氧化20.4分钟,共氧化57分钟.表2 安排参数总表7、工艺过程图PNP晶体管死产总的工艺过程图如下:8、死产工艺过程8.1 硅片荡涤1.荡涤本理:a. 表面活性剂的删溶效用:表面活性剂浓度大于临界胶束浓度时会正在火溶液中产死胶束,能使不溶大概微溶于火的有机物的溶解度隐著删大.b.表面活性剂的潮干效用:固-气界里消得,产死固-液界里c.起渗透效用;利用表面活性剂的潮干性落矮溶液的表面弛力后,再由渗透剂的渗透效用将颗粒托起,包裹起去.具备极强渗透力的活性剂分子可深进硅片表里与吸附物之间,起劈开的效用,活性剂分子将颗粒托起并吸附于硅片表面上,落矮表面能.颗粒周围也吸附一层活性剂分子,预防颗粒再重积.通过对付传染物举止化教腐蚀、物理渗透战板滞效用,达到荡涤硅片的脚段.硅片荡涤液是指不妨与消硅片表面沾污物的化教试剂大概几种化教试剂配制的混同液.时常使用硅片荡涤液有:8.2 氧化工艺二氧化硅不妨紧紧天依附正在硅衬底表面,具备极宁静的化教性战电绝缘性,果此,二氧化硅不妨用去动做器件的呵护层战钝化层,以及电本能的断绝、绝缘资料战电容器的介量膜.二氧化硅的另一个要害本量,对付某些纯量(如硼、磷、砷等)起到掩蔽效用,进而不妨采用扩集;正是利用那一本量,并分散光刻战扩集工艺,才死少起去仄里工艺战超大规模集成电路.制备二氧化硅的要领很多,但是热氧化制备的二氧化硅掩蔽本领最强,是集成电路工艺最要害的工艺之一.由于热死少制制工艺设备简朴,支配便当,SiO2膜较致稀,所以采与热氧化二氧化硅制备工艺.热死少的要领是将硅片搁进下温炉内,正在氧气氛中使硅片表面正在氧化物量效用下死少SiO2薄层,氧化气氛可为火汽,干氧大概搞氧.真验标明,火汽氧化法:死少速率最快,但是死成的SiO2层结构疏紧,表面有乌面战缺陷,含火量多,对付纯量特天是磷的掩蔽以力较好,所以正在器件死产上皆不采与火汽氧化法.(1)搞氧法: 死少速率最缓,但是死成的SiO2膜结构致稀,搞燥,匀称性战重复性佳,掩蔽本领强,钝化效验佳,SiO2膜表面与光刻胶交战良佳,光刻时阻挡易浮胶.(2)干氧法:死少速率介于前二者之间,死少速率可通过炉温大概火浴温度举止安排.使用机动性大,干氧法死少的SiO2膜,虽然致稀性略好于搞氧法死少的SiO2膜,但是其掩蔽本领战钝化效验皆能谦脚普遍器件死产的央供,较超过的强面是SiO2表面与光刻胶交战不良,光刻时简单爆收浮胶.死产中采与与少补短的要领,充分利用干氧战搞氧的便宜,采与搞氧—干氧—搞氧接替的要领.根据迪我战格罗妇模型,热氧化历程须经历如下历程:(1)氧化剂从气体内里以扩集形式脱过滞流层疏通到SiO2-气体界里,其流稀度用F1表示,流稀度定义为单位时间通过单位里积的粒子数.(2)氧化剂以扩集办法脱过SiO2层(忽略漂移的效用),到过SiO2-Si界里,其流稀度用F2表示.(3)氧化剂正在Si表面与Si反应死成SiO2,流稀度用F3表示.(4)反应的副产品离开界里.氧化的致稀性战氧化层薄度与氧化气氛(氧气、火气)、温度战睦压有稀切关系.应用于集成电路掩蔽的热氧化工艺普遍采与搞氧→干氧→搞氧工艺制备.(1)开氧化炉,并将温度设定倒750--850℃,开氧气流量2降/分钟;(2)挨开洁化台,将荡涤佳的硅片拆进石英舟,而后,将石英舟颠覆恒温区.并开初降温;(3)达到氧化温度后,安排氧气流量3降/分钟,并开初计时,决定搞氧时间.正在开初搞氧的共时,将干氧火壶加热到95-98℃.搞氧完毕后,坐时开干氧流量计,坐时加进干氧化.共时关关搞氧流量计,决定干氧时间;(4)干氧完毕,开搞氧流量计,安排氧气流量3降/分钟,并开初计时,决定搞氧时间;(5)搞氧完毕后,开氮气流量计,安排氮气流量3降/分钟,并开初落温,落温时间30分钟;(6)将石英舟推出,并正在洁化台内将硅片与出,共时,检测氧化层表面情景战薄度;(7)关氧化炉,关气体.丈量薄度的要领很多,有单光搞涉法、电容—压电法、椭圆偏偏振光法、腐蚀法战比色法等.正在细度不下时,可用比色法去简朴推断薄度.比色法是利用分歧薄度的氧化膜正在黑光笔直映照下会浮现出分歧颜色的搞涉条纹,进而大概推断氧化层的薄度.光刻工艺是加工制制集成电路微图形结构的关键工艺技能,起源于印刷技能中的照相制版.是正在一个仄里(硅片)上,加工产死微图形.光刻工艺包罗涂胶、曝光、隐影、腐蚀等工序.集成电路对付光刻的基础央供犹如下几个圆里:(1)下辨别率:一个由10万元件组成的集成电路,其图形最小条宽约为3um,而由500万元件组成的集成电路,其图形最小条宽为1.5--2um,百万以上元件组成的集成电路,其图形最小条宽≤1um,果此,集成度普及则央供条宽越细,也便央供光刻技能的图形辨别率越下.条宽是光刻火仄的标记,代表集成电路死少的火仄.(2)下敏捷度:敏捷度是指光刻机的感光速度,集成电路央供产量要大,果此,曝光时间应短,那便央供光刻胶的敏捷度要下.矮缺陷:如果一个集成电路芯片上出现一个缺陷,则所有芯片将做废,集成电路制制历程包罗几十讲工序,其中光刻工序便有10多次,果此,央供光刻工艺缺陷尽管少,可则,便无法治制集成电路.细稀的套刻对付准:集成电路的图形结构需要多此光刻完毕,屡屡曝光皆需要相互套准,果此集成电路对付光刻套准央供非常下,其缺面允许为最小条宽的10%安排.集成电路所用的光刻胶有正胶战背胶二种:正性光刻胶常常由碱溶性酚醛树脂、光敏阻溶剂及溶剂等组成,光敏剂可使光刻胶正在隐影液中溶解度减小,但是曝光将使光敏阻溶剂领会,使光刻胶溶解度大大减少而被隐掉,已曝光部分由于溶解度小而留住.背性光刻胶战正性光刻胶好异,背性光刻胶正在曝光前能溶于隐影液,曝光后,由于光化反应接链成易溶大分子而留住,已曝光部分溶于隐影液而去掉.由此完毕图形复制.本次采与正光刻胶.1. 准备:A) 开前烘,脆膜烘箱,前烘温度设定95℃,脆膜温度为120℃.B) 涂胶前15分钟开开图胶洁化台,安排转速,以谦脚死产央供.C) 光刻前30分钟,开开光刻机汞灯.D) 开开腐蚀恒温槽,温度设定40℃E) 荡涤胶瓶战吸管,并倒佳光刻胶.F) 荡涤掩膜版(基区光刻掩膜版),并正在洁化台下吹搞2. 涂胶:光刻工艺采与转动涂胶法,涂胶前设定佳予匀转速战时间,甩搞速度战时间.将氧化完毕大概扩集完毕的硅片搁正在涂胶头上,滴上光刻胶举止涂胶,央供胶里匀称、无缺陷、无已涂天区.3. 前烘将涂佳光刻胶的硅片搁进前烘烘箱,并计时,前烘完毕后将硅片与出,4. 对付准将掩膜版上正在光刻机上,并举止图形套准.5. 曝光将套准后的硅片顶紧,查看套准缺面、查看曝光时间,确认无误后,举止曝光.6. 隐影此采与浸泡隐影,分别正在1#隐影液,2#隐影液隐3-5分钟,而后正在定影液定影3-5分钟,之后正在甩搞机中甩搞,正在隐微镜下查看是可合格,可则,返工.7. 脆膜正在隐影查看合格后将硅片搁进脆膜烘箱举止脆膜,设定脆膜时间.8. 腐蚀将脆膜佳的硅片准备腐蚀,最先确认氧化层薄度,预计腐蚀时间.而后举止腐蚀,腐蚀后冲火10分钟,甩搞后正在隐微镜下查看是可腐蚀搞洁,若已腐蚀搞洁继承腐蚀.9. 去胶硅片腐蚀完毕后,正在3#液中将光刻胶去掉,并浑洗搞洁,工艺中断.8.4 磷扩集工艺(基区扩集)(1)扩集是微瞅粒子的一种极为普遍的热疏通形式,百般分散器件战集成电路制制中的固态扩集工艺简称扩集,磷扩集工艺是将一定数量的磷纯量掺进到硅片晶体中,以改变硅片本去的电教本量.磷扩集是属于替位式扩集,采与预扩集战再扩集二步扩集法,(2)预扩集磷纯量浓度分集圆程为:表示恒定表面浓度(纯量正在预扩集温度的固溶度),D1为预扩集温度的扩集系数,x表示由表面算起的笔直距离(cm),他为扩集时间.此分集为余缺面分集.(3)再扩集(主扩集)磷再扩集为有限表面源扩集,纯量浓度分集圆程为:其中Q为扩集进硅片纯量总量:D2为主扩集(再分集)温度的扩集系数.纯量分集为下斯分别.8.4.2 工艺步调1.准备:开扩集炉,并将温度设定倒700--750℃,开氮气流量3降/分钟.本真验采与液态源扩集,源温用矮温恒温槽脆持正在5℃以内.2.硅片荡涤:荡涤硅片(睹荡涤工艺)将荡涤佳的硅片甩搞.3.将从石英管中与出石英舟,将硅片拆正在石英舟上,并将石英舟推到恒温区.4.安排温控器,使温度达到预扩集温度800℃,安排氧气安排氧气流量为3降/分钟,并开初计时,根据工艺条件举止搞氧.5.搞氧完毕后,开氮气流量计,按工艺条件安排氮气氧气比率,而后,开通源阀,使通泉源量达到工艺央供,并开初计时.6.通源完毕后,关关通泉源量计,脆持氮气、氧气流量举止吹气,吹气完毕后,安排氮气流量3降/分钟,关关氧气流量计,共时安排扩集炉温控器,举止落温30分钟.之后,推出石英舟,与出硅片,漂去磷硅玻璃,浑洗搞洁后,检测R□值用四探针法举止丈量.7.将预扩集硅片用2#液荡涤,浑洗搞洁甩搞.8.与出再扩集石英舟,将甩搞的硅片拆进石英舟,并将石英舟推到恒温区.9.安排温控器,使温度达到再扩集温度1250℃,安排氧气流量3降/分钟,并开初计时,根据工艺条件举止搞氧11分钟.10.正在开初搞氧共时,将干氧火壶加热到95-98℃.搞氧完毕后,开干氧流量计,坐时加进干氧化.共时关关搞氧流量计.根据工艺条件举止干氧36分钟.11.干氧完毕,开搞氧流量计,安排氧气流量3降/分钟,并根据工艺条件决定搞氧时间为11分钟.12.搞氧完毕后,开氮气流量计,流量3降/分钟,根据工艺条件,决定氮气时间328分钟.13.氮气完毕后,主扩集中断,安排温控器落温,氮气流量稳定,时间30分钟.14.落温完毕后,推出石英舟,与出硅片,检测氧化层薄度、匀称性,漂去氧化层,浑洗搞洁后,检测R□值,结深(磨角法大概者SEM法),β值.15.将扩集后的硅片接光刻工艺,光刻完毕后,检测打脱电压、β值.16、根据真测β值,与工艺央供举止比较,如果不谦脚工艺条件,重新预计再扩集时间,并制定再扩集工艺条件,至到达到安排央供.磷扩集工艺真验中断.8.5 硼扩集工艺(收射区扩集)扩集是微瞅粒子的一种极为普遍的热疏通形式,百般分散器件战集成电路制制中的固态扩集工艺简称扩集,硼扩集工艺是将一定数量的硼纯量掺进到硅片晶体中,以改变硅片本去的电教本量.硼扩集是属于替位式扩集,采与预扩集战再扩集二个扩集完毕.(1)预扩集硼纯量浓度分集圆程为:表示恒定表面浓度(纯量正在预扩集温度的固溶度),D1为预扩集温度的扩集系数,x表示由表面算起的笔直距离(cm),他为扩集时间.此分集为余缺面分集.(2)再扩集(主扩集)硼再扩集为有限表面源扩集,纯量浓度分集圆程为:其中Q为扩集进硅片纯量总量:D2为主扩集(再分集)温度的扩集系数.纯量分集为下斯分集.1. 工艺准备A) 开扩集炉,并将温度设定到750--850℃,开氮气流量3降/分钟.B) 荡涤源瓶,并倒佳硼源(固态源,由氧化硼与其余宁静的氧化物压制而成).C) 开涂源洁化台,并安排佳涂源转速.2. 硅片荡涤:荡涤硅片(睹荡涤工艺),将荡涤佳的硅片甩搞.3. 将荡涤搞洁、甩搞的硅片涂上硼源.4. 从石英管中与出石英舟,将硅片拆正在石英舟上,并将石英舟推到恒温区.安排温控器,使温度达到预扩集温度950℃,并开初计时,时间是1345秒(约22分钟).5. 预扩集完毕后,推出石英舟,与出硅片,漂去硼硅玻璃,浑洗搞洁后,检测R□值,用四探针法举止丈量.6.将预扩集硅片用2#液荡涤,浑洗搞洁甩搞.7.与出再扩集石英舟,将甩搞的硅片拆进石英舟,并将石英舟推到恒温区.安排温控器,使温度达到再扩集温度1200℃,安排氧气流量3降/分钟,并开初计时,前里已算。
第三章双极型晶体管-74页文档
2)俄歇复合(带间直接复合)
发射区少子空穴寿命 p 随着俄歇复合的增加而降低。
A Cn1n02 NS, i 俄歇复合寿命
111
p T A
俄歇复合
通过复合中心复合
少子空穴寿命缩短使注入到发射区的空穴增加,发射效率↓。
3.基区表面复合
表面复合对基区输运系数的影响可表示为
0 *IneIIn rb eIsb1IIn rb eIIn sb e
Wb2 2L2nb
1
eWb bWe
1
Wb2 2L2nb
bWe
1
eWb bWe
Wb2 2L2nb
其中:ρ为电阻率
4、共射极电流增益
01 00110 b eW W b e2 W L b 2 n 2b1
(2)基区杂质分布指数近似
x
NB x NB 0e WB
其中: NB 0 : 基区发射结边界处杂质浓度
: 基区电场因子(无量纲)
ln NB 0 NB WB
EB
x
kT q
WB
二、发射区自建电场
EExkqTNE1xdNdExx
3.3 晶体管的直流电流增益
3.2.1、晶体管中载流子的传输
WB
以共基极为例: 1、发射结的注入
2、基区的输运与 复合
Ine
Inc
Ir
3、集电极的收集
IE
IC
Ipe
ICBO
IB
各区少子分布 能带图
NPN晶体管的电流转换
Ine:发射结正向注入电子电流
Ipe:发射结反向注入空穴电流
Irb:基区复合电流
第三章双极型晶体管
ICn
电子电流 电子流
上式等号右边第一项称为
发射效率,是入射空穴电
流与总发射极电流的比,
即:
I E•
I Ep IE
I Ep I Ep+I En
第二项称为基区输运系数,
是到达集电极的空穴电流量
与由发射极入射的空穴电流
量的比,即
T
I Cp I Ep
所以 0=T
发射区 (P )
}I EP
I En
基区 (n) I BB
(d)n-p-n双级型集体管的电路符号
图 4.2
+
VEC
-
E+
发射区 基区 集电区
P
n
P
+C
VEB
-B-
VCB
(a)理想一维p-n-p双级型集体管
IE E
+
+ VEC - IC - C
VEB
VBC
- + IB
B
(b)p-n-p双级型集体管的电路符号
-
VCE
+
E
发射区 基区 集电区
P
n
P
C
VBE
++ B
I En I BB
I B I E IC I En (I EpICp ) ICn
晶体管中有一项重要的参数
,称为共基电流增益,定义
为
0
I Cp IE
IB
空穴电流 和空穴流
图4.5
因此,得到
=
0
I
I Cp Ep+I
En
=
I Ep I Ep+I En
I Cp I Ep
}
集电区(P)
双极型晶体管资料
双极型晶体管晶体管的极限参数双极型晶体管(Bipolar Transistor)由两个背靠背PN结构成的具有电流放大作用的晶体三极管。
起源于1948年发明的点接触晶体三极管,50年代初发展成结型三极管即现在所称的双极型晶体管。
双极型晶体管有两种基本结构:PNP型和NPN型。
在这3层半导体中,中间一层称基区,外侧两层分别称发射区和集电区。
当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,这就是晶体管的放大效应。
双极型晶体管是一种电流控制器件,电子和空穴同时参与导电。
同场效应晶体管相比,双极型晶体管开关速度快,但输入阻抗小,功耗大。
双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高,已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域,起放大、振荡、开关等作用。
晶体管:用不同的掺杂方式在同一个硅片上制造出三个掺杂区域,并形成两个PN结,就构成了晶体管.晶体管分类:NPN型管和PNP型管输入特性曲线:描述了在管压降UCE一定的情况下,基极电流iB与发射结压降uBE之间的关系称为输入伏安特性,可表示为:硅管的开启电压约为0.7V,锗管的开启电压约为0.3V。
输出特性曲线:描述基极电流IB为一常量时,集电极电流iC与管压降uCE之间的函数关系。
可表示为:双击型晶体管输出特性可分为三个区★截止区:发射结和集电结均为反向偏置。
IE@0,IC@0,UCE@EC,管子失去放大能力。
如果把三极管当作一个开关,这个状态相当于断开状态。
★饱和区:发射结和集电结均为正向偏置。
在饱和区IC不受IB的控制,管子失去放大作用,U CE@0,IC=EC/RC,把三极管当作一个开关,这时开关处于闭合状态。
★放大区:发射结正偏,集电结反偏。
放大区的特点是:◆IC受IB的控制,与UCE的大小几乎无关。
因此三极管是一个受电流IB控制的电流源。
◆特性曲线平坦部分之间的间隔大小,反映基极电流IB对集电极电流IC控制能力的大小,间隔越大表示管子电流放大系数b越大。
硅PNP双极型晶体管(器件工艺技术)
集成10 半导体制造工艺
3
二、器件的结构图
集成10 半导体制造工艺
4
平衡条件下的PNP三极管的示意图
集成10 半导体制造工艺
5
CB
E
三极管剖面图
C
B
E
三极管俯视图
C:collector 集电区
B:base 基区
E:emitter 发射区
集成10 半导体制造工艺
• 1956年中国制造出第一只锗结型晶体管-(吉林大学高鼎三)
• 1970年硅平面工艺成熟,双极结型晶体管大批量生产
集成10 半导体制造工艺
22
五.双极型器件的扩展——异质结双极性晶体 管
在图中的异质结双极性晶体管中, 基极区域的能隙分布不均匀有利于 少数载流子(电子)通过基极区域 。图中浅蓝色表示耗尽层。
16
集成10 半导体制造工艺
17
集成10 半导体制造工艺
18
集成10 半导体制造工艺
19
集成10 半导体制造工艺
20
集成10 半导体制造工艺
21
四.双极结型晶体管的发展历史
• 1947.12.23日第一只点接触晶体管诞生-Bell Lab.(Bardeen、 Shockley、Brattain)
集成10 半导体制造工艺
24
集成10 半导体制造工艺
25
硅PNP双极型晶体管
PNP Bipolar Junction Transistors
小组成员 李 钊
集成10 半导体制造工艺
1
目录 (1)器件的应用 (2)器件的结构及名称 (3)器件的制作工艺 (4)器件的发展历程 (5)双极型器件的扩展
双极型晶体管————工作原理
三. 晶体管的放大作用
c
IC + △IC
I CN
△ ICN
△ IBN
RC
△U=RC△IC
_
ui
b +
IB+ △ IB
I
BN
15V
RB IE
△IEN
U CC
I
UBB
e
IE + △IE
4.4.2
晶体管伏安特性曲线及参数
晶体管有三个电极,通常用其中两个分别作输入、 输出端,第三个作公共端,这样可以构成输入和输出两
E
Wb
C
基 区
C结
Wb
2. 饱和区
条件: e结正偏,c结正偏(uCE<uBE即临界饱和线的左侧)。 特点: iC不受iB控制,表现为不同iB 的曲线在饱和区汇集。 由于c结正偏,不利于集电 区收集电子,同时造成基区复合 电流增大。因此:
4 3 2 1 0
iC/ m A u CE=u BE
临界饱和线
U BB
e
IE
由于 和 都是反映晶体管基区扩散与复合的比 例关系,只是选取的参考量不同,所以两者之间必有 内在联系。由 、 的定义可得
ICN ICN I EN I BN I EN ICN I EN I EN 1
ICN ICN I BN I EN I BN I CN I BN I BN 1
UCE ≥1
90
60 30 0 0.5 0.7 0.9 UCE > 0
止,iB为反向电流。若反向电 压超过某一值时,e结也会发 生反向击穿。
u BE/V
综上所述,晶体管是一种非线性导电器件,有三个工 作区,对应三种不同的工作状态:
PNP双极型晶体管的设计
目录1、课程设计目得与任务 (2)2、设计得内容 (2)3.设计得要求与数据 (2)4、物理参数设计 (3)4、1 各区掺杂浓度及相关参数得计算 (3)4、2 集电区厚度Wc得选择 (6)4、3 基区宽度WB (6)4、4 扩散结深...........................................................................10 4、5 芯片厚度与质量 (10)4、6 晶体管得横向设计、结构参数得选择…………………………………105、工艺参数设计 (11)5、1工艺部分杂质参数 (11)5、2 基区相关参数得计算过程......................................................11 5、3 发射区相关参数得计算过程 (13)5、4 氧化时间得计算 (1)46、设计参数总结…………………………………………………………………167、工艺流程图 (17)8、生产工艺流程…………………………………………………………………199、版图 (28)10、心得体会..............................................................................2911、参考文献 (30)PNP双极型晶体管得设计1、课程设计目得与任务《微电子器件与工艺课程设计》就是继《微电子器件物理》、《微电子器件工艺》与《半导体物理》理论课之后开出得有关微电子器件与工艺知识得综合应用得课程,使我们系统得掌握半导体器件,集成电路,半导体材料及工艺得有关知识得必不可少得重要环节。
目得就是使我们在熟悉晶体管基本理论与制造工艺得基础上,掌握晶体管得设计方法。
要求我们根据给定得晶体管电学参数得设计指标,完成晶体管得纵向结构参数设计→晶体管得图形结构设计→材料参数得选取与设计→制定实施工艺方案→晶体管各参数得检测方法等设计过程得训练,为从事微电子器件设计、集成电路设计打下必要得基础。
《双极型晶体管》课件
双极型晶体管的种类
种类
根据结构和工作原理的不同,双极型晶体管可分为NPN型和 PNP型两大类,每种类型又有多种不同的器件结构和用途。
应用领域
双极型晶体管广泛应用于电子设备、通信、计算机、家电等 领域,作为信号放大、开关、稳压、震荡等电路的核心元件 。
02
双极型晶体管的特性
电流-电压特性
基极电流(Ib)
封装与测试
封装形式
双极型晶体管有多种封装形式,如TO-92 、TO-220等,根据应用需求选择合适的 封装形式。
VS
测试方法
对双极型晶体管进行电气性能测试,如电 流放大倍数、集电极电阻等,以确保其性 能符合要求。
05
双极型晶体管的展望
新材料的应用
硅基材料
继续优化硅基双极型晶体管性能,探索更高 频率、更高功率密度和更低噪声的晶体管。
01
导通状态
当基极输入足够大的电流时,晶体 管进入饱和导通状态。
开关速度
晶体管在导通和关断状态之间切换 的速度。
03
02
关断状态
当基极输入负偏置电压或无电流时 ,晶体管处于截止状态。
延迟时间
从基极输入信号到晶体管完全导通 所需的时间。
04
03
双极型晶体管的应用
放大器
总结词
双极型晶体管具有电流放大作用,是放大器中的核心元件。
工作原理
双极型晶体管利用电子和空穴两种载 流子参与导电,通过控制基极电流来 调节集电极和发射极之间的电流,实 现信号放大、开关等作用。
双极型晶体管的结构
结构
双极型晶体管由半导体材料制成,通 常采用NPN或PNP结构,由三个区域 (基区、集电区和发射区)和三个电 极组成。
硅PNP双极型晶体管(器件工艺技术)
集成10 半导体制造工艺
24
集成10 半导体制造工艺
25
集成10 半导体制造工艺
19
集成10 半导体制造工艺
20
集成10 半导体制造工艺
21
四.双极结型晶体管的发展历史
• 1947.12.23日第一只点接触晶体管诞生-Bell Lab.(Bardeen、 Shockley、Brattain) • 1949年提出PN结和双极结型晶体管理论-Bell Lab.(Shockley) • 1951年制造出第一只锗结型晶体管-Bell Lab.(Shockley) • 1956年制造出第一只硅结型晶体管-美德州仪器公司(TI) • 1956年Bardeen、Shockley、Brattain获诺贝尔奖 • 1956年中国制造出第一只锗结型晶体管-(吉林大学高鼎三) • 1970年硅平面工艺成熟,双极结型晶体管大批量生产
硅PNP双极型晶体管
PNP Bipolar Junction Transistors
小组成员 李 钊 戴金锐 王伟利
集成10 半导体制造工艺
1
目录 (1)器件的应用 (2)器件的结构及名称 (3)器件的制作工艺 (4)器件的发展历程 (5)双极型器件的扩展
集成10 半导体制造工艺
2
一、器件的应用
双极性晶体管能够放大信号,提供较高的跨导和输 出电阻,并且具有较好的功率控制、高速工作以及耐 久能力,所以它常被用来构成放大器电路,或驱动扬 声器、电动机等设备,并被广泛地应用于航空航天工 程、医疗器械和机器人等应用产品中。 并且可以将它控制在截止和饱和状态下用作开关器 件。
集成10 半导体制造工艺
8
集成10 半导体制造工艺
9
集成10 半导体制造工艺
npn双极型晶体管的结构
npn双极型晶体管的结构[PNP双极型晶体管的结构]晶体管是一种主要用于放大、开关和调节电流的半导体器件。
其中,双极型晶体管是最常用的一种类型。
双极型晶体管分为NPN型和PNP型两种,本文将以PNP型双极型晶体管为例,详细介绍其结构和工作原理。
第一部分:晶体管的构造PNP型双极型晶体管由三个不同掺杂的半导体材料组成:N型半导体(N 区)、P型半导体(P区)和再次掺杂的N型半导体(N区)。
下面将详细介绍每个区域及其构造。
1. P区:P区是PNP晶体管的基区,也称为P型基底区。
它是P型半导体材料,通过硼或镓的掺杂来实现。
基区通常具有较高的电阻,确保电流在其内部流过时发生变化。
2. N区:N区是PNP晶体管的发射极和集电极,也称为N型射极和N型集电区。
它是由砷或磷等杂质掺杂的N型半导体材料构成。
在N区的两侧有两个N型电极,分别称为射极和集电极。
3. N区:PNP晶体管的基区和发射极之间还有一块N型区域,称为N型基区(小基区)。
它的作用是形成一个PN结,控制电流的流动。
第二部分:晶体管的工作原理PNP双极型晶体管主要通过控制基区中P-N结的极化状态来控制电流的流动。
下面将详细介绍三种工作状态:截止状态、饱和状态和放大状态。
1. 截止状态:当没有输入信号时,基区的P-N结处于正向偏置状态,射极和基区之间没有电流流动。
此时,晶体管处于截止状态,无法传导电流。
2. 饱和状态:当有足够的输入信号通过基极与射极之间的电阻分配器流过时,基区的P-N结会逆向偏置,此时电流可流经射极。
这使得整个晶体管处于饱和状态,并使得电流流过集电极。
3. 放大状态:当输入信号较小时,基极电流较小,无法逆向偏置基区的P-N结。
在这种情况下,晶体管处于放大状态。
基区中的小电流通过P-N 结并通过整个晶体管流过,放大为集电极电流。
第三部分:晶体管的应用PNP型双极型晶体管由于其结构特性和功能,广泛应用于各种电子设备中。
其主要应用包括放大电路、开关电路和稳压电路等。
双极型晶体管课件
晶体管用于放大时,集电结反偏,
集电结在基区一侧边界处电子浓
度基本为
0
,基区中非平衡少子呈线性分布,
界基区时电,子立扩即散被到反边偏集的强电场扫
至集电区,成为集电极电流。
基区非平衡少子分布
9
根据上述分析,在发射结正偏、集电结反偏时, 晶体管内部的电流传输如图所示:
10
3 双极晶体管直流电流增益
(1)发射效率与基区输运系数: 发射区的掺杂浓度远大于基区的掺杂浓度 基区宽度尽量小,基区中非平衡少子的寿命尽量大。 注入效率 基区输运系数β*
35
2 JFET中沟道电流的特点
–就在有漏电(流D)IS极流和过源沟(道S.)极之间加一个电压VDS, –如果在栅(G)和源(S)极之间加一个反向pn
结 距电 离压 逐V步GS变,小将,使由沟于道栅区区中为的P+空,杂间质电浓荷度区比之沟间道的 区高得多,故PN结空间电荷区向沟道区扩展,使 沟道区变窄.从而实现电压控制源漏电流的目的。
24
(2) 截止频率f α 和f β :使电流增益下降为低频
值的
(1/2)时的频率。
(3) 特征频率:共射极电流增益β下降为1 时的 频率,记为fT.
(4) 最高振荡频率fM:功率增益为1时对应的频率
25
3. 频率特性和结构参数的关系
提高fT的途径 减小基区宽度,以减小基区的渡越时间τb 减小发射结面积Ae和集电结面积Ac,可以减小发射 结和集电结势垒电容,从而减小时间常数τe和τc 减小集电区串联电阻Rc,也可以减小τc 兼顾功率和频率特性的外延晶体管结构。
(1)电流增益β0与电流的关系(图)
18
(2)大注入效应:
注入到基区的非平衡少数载流子浓度超过平衡多 数载流子的浓度。 1 形成基区自建场,起着加速少子的作用, 导致电流放大系数增大。 2 基区电导调制,由于少子增加,导致多 子增加,以保持电中性,使电导增加,导致发 射效率γ减小,从而使电流增益β0 减小。
2N4402 PNP晶体管基本功能说明说明书
SMALL-SIGNAL CHARACTERISTICS
COB
Output Capacitance
(VCB=10Vdc, f=140KHz)
CIB
Input Capacitance
(VEB=0.5Vdc, f=140KHz)
hfe
Small-Signal Current Gain
(IC=20mAdc, VCE=10Vdc, f=100MHz )
• Halogen free available upon request by adding suffix "-HF" • This device is designed for use as general purpose amplifiers and
switches requiring collector currents to 500mA
50
75
100
125
150
TEMPERATURE ( oC)
I B1 - TURN 0N BASE CURRENT (mA)
Revision: D
30
50
---
50
150
20
---
0.40
Vdc
---
0.75
Vdc
0.75
0.95
Vdc
1.30
Vdc
---
8.5
pF
---
30
pF
1.5
---
---
30
250
---
0.75
7.5
KOHM
0.10
8.0
X 10-4
1.0
100
umhos
pnp晶体管工作原理
pnp晶体管工作原理PNP晶体管工作原理。
PNP晶体管是一种常见的双极型晶体管,它由P型半导体、N型半导体和P型半导体三层结构组成。
它的工作原理主要涉及PNP结构和控制电流的作用。
下面我们将详细介绍PNP晶体管的工作原理。
首先,我们来看PNP结构。
PNP晶体管由P型半导体基片、N型半导体发射极和P型半导体基极组成。
当在基极端加上正电压,而在发射极端加上负电压时,P型半导体的空穴和N型半导体的电子被吸引,从而在P型半导体与N型半导体之间形成一个电流。
这样,PNP结构中的电子和空穴就会向基极端流动,从而形成了PNP晶体管的工作基础。
其次,我们来看PNP晶体管的控制电流作用。
PNP晶体管的工作原理是通过控制基极电流来控制集电极电流。
当在基极端加上一定的电流时,就会在发射极和基极之间形成一个电流,从而控制集电极的电流。
通过这种方式,PNP晶体管可以实现电流放大的功能,从而应用于各种电子设备中。
总的来说,PNP晶体管的工作原理主要包括PNP结构和控制电流的作用。
通过PNP结构的电子和空穴的流动,以及控制基极电流来控制集电极电流,PNP晶体管可以实现电流放大的功能。
这种工作原理使得PNP晶体管在各种电子设备中得到了广泛的应用,如放大电路、开关电路等。
除了以上介绍的工作原理,PNP晶体管还有许多其他特性和应用。
例如,它具有较高的开关速度和较低的噪声水平,适用于高频和低噪声放大器。
此外,它还可以用于电压比较器、振荡器、多谐振荡器等电路中。
因此,PNP晶体管在电子领域有着广泛的应用前景。
综上所述,PNP晶体管的工作原理涉及PNP结构和控制电流的作用。
通过对这些原理的深入理解,我们可以更好地应用PNP晶体管,并在实际应用中发挥其作用。
希望本文对您对PNP晶体管的工作原理有所帮助。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
目录1.课程设计目的与任务 (2)2.设计的容 (2)3.设计的要求与数据 (2)4.物理参数设计 (3)4.1 各区掺杂浓度及相关参数的计算 (3)4.2 集电区厚度Wc的选择 (6)4.3 基区宽度WB (6)4.4 扩散结深 (10)4.5 芯片厚度和质量 (10)4.6 晶体管的横向设计、结构参数的选择 (10)5.工艺参数设计 (11)5.1 工艺部分杂质参数 (11)5.2 基区相关参数的计算过程 (11)5.3 发射区相关参数的计算过程 (13)5.4 氧化时间的计算 (14)6.设计参数总结 (16)7.工艺流程图 (17)8.生产工艺流程 (19)9.版图 (28)10.心得体会 (29)11.参考文献 (30)PNP 双极型晶体管的设计1、课程设计目的与任务《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程,使我们系统的掌握半导体器件,集成电路,半导体材料及工艺的有关知识的必不可少的重要环节。
目的是使我们在熟悉晶体管基本理论和制造工艺的基础上,掌握晶体管的设计方法。
要求我们根据给定的晶体管电学参数的设计指标,完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案→晶体管各参数的检测方法等设计过程的训练,为从事微电子器件设计、集成电路设计打下必要的基础。
2、设计的容设计一个均匀掺杂的pnp 型双极晶体管,使T=300K 时,β=120,V CEO =15V,V CBO =80V.晶体管工作于小注入条件下,最大集电极电流为I C =5mA 。
设计时应尽量减小基区宽度调制效应的影响。
3、设计的要求与数据(1)了解晶体管设计的一般步骤和设计原则。
(2)根据设计指标设计材料参数,包括发射区、基区和集电区掺杂浓度N E , N B , 和N C ,根据各区的掺杂浓度确定少子的扩散系数,迁移率,扩散长度和寿命 等。
(3)根据主要参数的设计指标确定器件的纵向结构参数,包括集电区厚度W c , 基本宽度W b ,发射区宽度W e 和扩散结深X jc ,发射结结深X je 等。
(4)根据扩散结深X jc ,发射结结深X je 等确定基区和发射区预扩散和再扩散的扩 散温度和扩散时间;由扩散时间确定氧化层的氧化温度、氧化厚度和氧化 时间。
(5)根据设计指标确定器件的图形结构,设计器件的图形尺寸,绘制出基区、 发射区和金属接触孔的光刻版图。
(6)根据现有工艺条件,制定详细的工艺实施方案。
4、物理参数设计4.1 各区掺杂浓度及相关参数的计算击穿电压主要由集电区电阻率决定。
因此,集电区电阻率的最小值由击穿电压决定,在满足击穿电压要求的前提下,尽量降低电阻率,并适当调整其他参量,以满足其他电学参数的要求。
对于击穿电压较高的器件,在接近雪崩击穿时,集电结空间电荷区已扩展至均匀掺杂的外延层。
因此,当集电结上的偏置电压接近击穿电压V 时,集电结可用突变结近似,对于Si 器件击穿电压为4313106-⨯=)(BC B N V , 由此可得集电区杂质浓度为:34133413)1106106CEOn CBOC BV BV N β+⨯=⨯=()(由设计的要求可知C-B 结的击穿电压为: VBV CBO 80=根据公式,可算出集电区杂质浓度:31534133********.6)80106106-⨯=⨯=⨯=cm BV N CBO C ()(一般的晶体管各区的浓度要满足NE>>NB>NC ,根据以往的经验可取:BE C B N N N N 100,10==即各区的杂质溶度为:31831631510814.610814.610814.6---⨯=⨯=⨯=cm N cm N cm N E B C ,,图1 室温下载流子迁移率与掺杂浓度的函数关系(器件物理P55)根据图1,得到少子迁移率:s V cm ⋅==/13002n C μμ s V cm P B ⋅==/3302μμ s V cm N E ⋅==/1502μμ根据公式可得少子的扩散系数:scm q kT D scm q kT D s cm q kTD E E B B C C /90.3150026.0/58.8330026.0/8.331300026.0222=⨯===⨯===⨯==μμμ图2 掺杂浓度与电阻率的函数关系(器件物理P59)根据图2,可得到不同杂质浓度对应的电阻率:cm C ⋅Ω=17.1ρ cm B ⋅Ω=1.0ρ cm E ⋅Ω=014.0ρ图3 少子寿命与掺杂浓度的函数关系(半导体物理P177)根据图3,可得到各区的少子寿命E B C τττ和、s C 6105.3-⨯=τ s B 7109-⨯=τ s E 6101.1-⨯=τ根据公式得出少子的扩散长度:cmD L cmD L cm D LE E E B B B C C C 3637261007.2101.190.31078.2100.958.81009.1105.38.33------⨯≈⨯⨯==⨯≈⨯⨯==⨯≈⨯⨯==τττ4.2 集电区厚度Wc 的选择根据公式求出集电区厚度的最小值为:um 91.3101.39]10814.6106.1808.111085.82[]2[521151914210=⨯≈⨯⨯⨯⨯⨯⨯⨯==〉---cm qN BV X W C CBO S mBC εεW C 的最大值受串联电阻r cs 的限制。
增大集电区厚度会使串联电阻r cs 增加,饱和压降V CES 增大,因此W C 的最大值受串联电阻限制。
综合考虑这两方面的因素,故选择W C =8μm 4.3 基区宽度WB (1)基区宽度的最大值对于低频管,与基区宽度有关的主要电学参数是,因此低频器件的基区宽度最大值由确定。
当发射效率γ≈1时,电流放大系数][122nbB L W λβ=,因此基区宽度的最大值可按下式估计:212][βλnb B L W <为了使器件进入大电流状态时,电流放大系数仍能满足要求,因而设计过程中取λ=4。
根据公式,求得低频管的基区宽度的最大值为:()um08.51008.51201078.24][423212mas =⨯≈⨯⨯==--cm L W nb B βλ,由公式可看出,电流放大系数β要求愈高,则基区宽度愈窄。
为提高二次击穿耐量,在满足β要求的前提下,可以将基区宽度选的宽一些,使电流在传输过程中逐渐分散开,以提高二次击穿耐性。
(2)基区宽度的最小值为了保证器件正常工作,在正常工作电压下基区绝对不能穿通。
因此,对于高耐压器件,基区宽度的最小值由基区穿通电压决定,此处V BV CBO 80=,对于均匀基区晶体管,当集电结电压接近雪崩击穿时,基区一侧的耗尽层宽度为:()()um373.010373.0]8010814.610814.610814.610814.6106.11085.88.112[]2[]2[421151615161914210210min ,=⨯≈⨯⨯+⨯⨯⨯⨯⨯⨯⨯⨯⨯=+=+=---cm BV N N N qN BV N N N qN X CBO C B C B S CBO A D AD S B εεεε 在高频器件中,基区宽度的最小值往往还受工艺的限制。
则由上述计算可知基区的围为:m W m B μμ08.5373.0<<(3)基区宽度的具体设计与PN 结二极管的分析类似,在平衡和标准工作条件下,BJT 可以看成是由两个独立的PN 结构成,它在平衡时的结构图如下所示:图4 平衡条件下的PNP 三极管的示意图具体来说,由于B E N N >>,所以E-B 耗尽区宽度(EB W )可近视看作全部位于基区,又由C B N N >,得到大多数C-B 耗尽区宽度(CB W )位于集电区。
因为C-B 结轻掺杂一侧的掺杂浓度比E-B 结轻掺杂一侧的浓度低,所以CB W >EB W 。
另外注意到B W 是基区宽度,W 是基区中准中性基区宽度;也就是说,对于PNP 晶体管,有:nCB nEB B x x W W ++=其中nEB x 和nCB x 分别是位于N 型区的E-B 和C-B 耗尽区宽度,在BJT 分析中W 指的就是准中性基区宽度。
E-B 结的建电势为:V n N N q kT V i B E biEB938.0)10(10814.610814.6ln 026.0ln 21016182=⨯⨯⨯⨯== C-B 结的建电势为:V n N N q kT V i B C biCB758.0)10(10814.610814.6ln 026.0ln 21016152=⨯⨯⨯⨯== 根据公式,E-B 结在基区一边的耗尽层宽度nEB x 为: ∵B E N N >> ,可以当成单边突变结处理()2121022⎥⎦⎤⎢⎣⎡≈⎥⎦⎤⎢⎣⎡+=biEB B o s biEB B E B ES nEB V qN K V N N N N q K X εεum 134.01034.110814.6106.1938.01085.88.112521161914=⨯≈⎥⎦⎤⎢⎣⎡⨯⨯⨯⨯⨯⨯⨯=---cmC-B 结在基区一边的耗尽层厚度nCB x 为:()210)-(2⎥⎦⎤⎢⎣⎡+=CB biEB B C B CS nCB V V N N N N q K X ε0W n n =--=CB EB B X X W ,则穿通时有()()V N N N N q K X WV V B C B CS EB B CBCB 242.1444614447758.02-02n max ,bi -=-=+-=⇒εCBO CB V V >>则 ()2102⎥⎦⎤⎢⎣⎡+=biEB B C B C S nCBV N N N N q K X ε所以有()um0363.010363.0758.010814.610814.610814.610814.6106.11085.88.112521161516151914=⨯≈⎥⎦⎤⎢⎣⎡⨯⨯+⨯⨯⨯⨯⨯⨯⨯⨯⨯=---cm对于准中性基区宽度W ,取基区宽度um 5.3=B W ,则 um X X W W CB EB B 33.30363.0-134.0-5.3n n ==--= 验证其取值的准确性,根据公式有:2211⎪⎪⎭⎫⎝⎛+=B E E B B E dc L W L W N N D D β1261078.21033.3211007.21033.310814.610814.658.89.31234341816≈⎪⎪⎭⎫ ⎝⎛⨯⨯⨯+⨯⨯⨯⨯⨯⨯=----解得的β接近于设计的要求,符合设计指标,所以基区宽度为m W B μ5.3=, 满足条件m W m B μμ08.5373.0<<。