电子设计自动化技术试卷1答案

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

试卷

第 1 页 共 1 页

试卷答案:

一、 选择题 1 2 3 4 5 6 7 8 9 10 D

C

A

D

A

A

A

A

A

D

二、名词解释,写出下列缩写的英文全称和中文含义 1. EDA

EDA Electronic Design Automation 电子设计自动化

2. CPLD Complex Programmable Logic Device 复杂可编程逻辑器件

3. SOPC System-on-a-Programmable-Chip 可编程片上系统 4 IEEE

Institute of Electrical and Electronics Engineers 电气和电子工程师协会 5 FPGA

Field -Programmable Gate Array 现场可编程门阵列 6 PLD

Programmable Logic Device 可编程逻辑器件 7. JTAG

JTAG Joint Test Action Group 联合测试行动小组 8. IP

Intellectual Property 知识产权 9. ASIC

Application Specific Integrated Circuits 专用集成电路 10. VHDL

Very-High-Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言

每小题写出英文全称2分,中文含义1分

三、 VHDL 程序填空

1 SEG7DEC "1101101" "1111111"

2 '1' WHEN A='0' AND B='1' ELSE

3 0 ENA='1' outy+1

4 0000000000000000 D sreg(1

5 downto 1)<=sreg(14 downto 0)

每空3分

四、 1.

时序电路的初始状态常常由复位信号来设置。根据复位信号复位时机的不同,可将复位分为同步复位和异步复位两种(4分)。所谓同步复位,就是当复位信号有效且在给定的时钟边沿到来时,电路才被复位(3分),此时复位的状态与时钟同步,有助于信号的稳定和系统毛刺的消除;异步复位状态与时钟状态不要求同步,一旦复位信号有效,电路就被复位(3分)。 2.

主要PLD 厂商: 1) Altera :Altera 公司在20世纪90年代以后发展很快,是最大的可编程逻辑器件供应商之一。

(2分)

2) Xilinx: FPGA 的发明者,老牌PLD 公司,是最大的可编程逻辑器件供应商之一。(2分) 3) Lattice (2分)

CPLD/FPGA 器件的开发设计一般可以分为设计输入(1分)、设计实现(1分)、设计校验(1分)和下载编程(1分)四个步骤。

相关文档
最新文档