差分信号线的分析和LAYOUT
差分线分析与LAYOUT
实际运用中差分信号线的分析和LAYOUT随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。
传统的总线协议已经不能够满足要求了。
串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。
而串行总线又尤以差分信号的方式为最多。
所以在这篇中整理了些有关差分信号线的设计和大家探讨下。
关键字：差分信号线，LVDS，眼图，LAYOUT。
1.差分信号线的原理和优缺点差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。
耦合的越紧密，互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
2.差分信号的一个实例：LVDSLVDS（Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
Layout中的走线策略
PCB Layout中的走线策略布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)[size=1]1/2[/size]/Z0在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
差分信号差分线
差分信号，差分线一个差分信号是用一个数值来表示两个物理量之间的差异。
从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。
在某些系统里,系统'地'被用作电压基准点。
当'地'当作电压测量基准时,这种信号规划被称之为单端的。
我们使用该术语是因为信号是用单个导体上的电压来表示的。
差分信号的第一个好处是,因为你在控制'基准'电压,所以能够很容易地识别小信号。
在一个地做基准,单端信号方案的系统里,测量信号的精确值依赖系统内'地'的一致性。
信号源和信号接收器距离越远,他们局部地的电压值之间有差异的可能性就越大。
从差分信号恢复的信号值在很大程度上与'地'的精确值无关,而在某一范围内。
差分信号的第二个主要好处是,它对外部电磁干扰（EMI）是高度免疫的。
一个干扰源几乎相同程度地影响差分信号对的每一端。
既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰。
除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少。
差分信号的第三个主要好处是，时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
差分信号线的技术原理及设计要求
差分信号线的技术原理及设计要求10差分信号线的技术原理及设计要求电讯工程差分信号线的技术原理及设计要求景芳俞茂超(陕西黄河集团有限公司设计所西安710043)摘要:近几年由于消费市场对带宽的不断提高,传统的总线协议已经不能够满足要求了.新的总线协议则定义了更高的速率.串行总线中应用最多的差分信号由于其良好的抗干扰性,易于布局及更高的速率获得了广泛的应用.这篇文章中介绍了有关差分信号线的基本概念及原理,并以LVDS为例,对其系统设计提出了一些建议.最后简单的说明了差分系统中测量方面的一些常见的概念.关键词:差分信号LVDS测量1差分信号技术原理1.1什么是差分信号一个差分信号(DifferentialSig—na1)是用一个数值来表示两个物理量之间的差异.从严格意义上来讲,所C有电压信号都是差分的,因为一个电图1差分方程式:C=A一B压只能是相对于另一个电压而言的.在某些系统里,系统"地"被用作电压基准点.当"地"当作电压测量基准时,这种信号规划被称之为单端的.我们使用该术语是因为信号是用单个导体上的电压来表示的.其驱动器一般为电流驱动器,在接收一侧则一般是简单的100欧姆无源端接器,如图 1.在正引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上的信号差.A和B线共有的噪声或者信号将被抑制掉.另一方面,一个差分信号作用在两个导体上.信号值是两个导体间的电压差.尽管不是非常必要,这两个电压的平均值还是会经常保持一致.差分信号用一对标识为V+和V一的导线来表示.当V+>V一时,信号定义成正极信号,当V+<V一时,信号定义成负极信号.当不采用单端信号而采取差分信号方案时,我们用一对导线来替代单根导线,增加了任何相关接口电路的复杂性.那么差分信号提供了什么样的有形益处,才能证明复杂性和成本的增加是值得的呢?1.2为什么使用差分信号(差分和LVDS信号的优势)▲高速率速度一信号的转换时间就是你能达到的速度的极限.更高的信号摆幅将需要花更长的时间才能完成转换.一个提高速度的办法就是缩短转换时间,但由于噪声,串扰和功率方面的原因,那是不现实的.为了提高速度,LVDS通过降低信号摆幅来加快转换过程.更短的转换时间,并不会增加串扰,EMI和功耗,因为信号摆幅大大减小了.一般来说,这减小了噪声裕度,电讯工程差分信号线的技术原理及设计要求但LVDS可以利用其差分传输方式来解决这个问题,在该方案中,信一噪比得以大大提高.图2表示出了信号摆幅变小以及向差分信号转移的趋势.一般,当信号摆幅减小时,噪声裕度也相应降低.然而,LVDS就不是这种情况,即使它的信号摆幅小于BTL或者GTL.它可以实现更大的信号裕度.这就是差分信号所带来的好处.TI'L/CMOS逻辑或者摆幅更小的技术(BTL和GTL)在底板中的使用,是当前设计工程师们一个共同的选择,但是它们提供的对噪声的抗扰性都达不到LVDS信号所具备的水平,消耗的功率过大,端接复杂,而且不易升级.CMOSTTLBTLGTL+LVDSLVCMOS图2各种信号电压幅度对比图▲低功耗LVDS的一个重要目标是实现低功耗.这是通过CMOS工艺的采用来实现的,该工艺的静态电流消耗极小.驱动器设计采用电流模式,因此开关的尖峰大为降低.这可以降低EMI,简化电源分配和退耦方面的要求.另外,工作电流一工作频率曲线也非常平坦.另一方面,对于电压模式驱动器而言,电源电流Ice随着频率增加会急剧增大.采用差分的数据传输方案后,负载电压得以下降,而同时提供±1V的噪声抑制能力(共模情况).这样,V od(对于422标准来说是2Vmin,对于PECL来说的800mV)可以降低到330mV(LVDS).即使转换时间为300ps,转换速率也维持在约1V/ns的水平上.100欧姆负载两端的330mV对应的负载电流仅为3.3mA,而422的负载电流大于20mA.LVDS解决了静态和动态电流问题,实现了功耗最低的接口,由于无需在封装中内藏散热条,集成度可以大为提高.▲对外部电磁干扰(EMI)高度免疫一个干扰源几乎相同程度地影响差分信号对的每一端.既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰.除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少.1.3差分信号的一个实例:LVDSLVDS(LowV oltageDifferentialSignaling)是一种低摆幅的电流型差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗.LVDS驱动器由一个驱动差分线对的电流源组成?通常电流为3.5mA,LVDS接收器具有很高的输人阻抗,因此驱动器输出的电流大部分都流过100f~的匹配电阻,并在接收器的输入端产生大约350mA的电压,如图3.当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑"1"和逻辑"0"状态.低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅.功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器.这提高了PCB板的效能,减少了成本. LVDS驱动器一般为电流驱动器,在接收一侧则一般是简单的100Q无源端接器.在正12差分信号线的技术原理及设计要求电讯工程图3LVDS基本电路示意图引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上A和B线共有的噪声或者信号将被抑制掉.2LVDS系统设计下面分七部分说明差分布线的设计要求.LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论.设计高速差分板并不很困难,下面将简要介绍一下各注意点.2.1PCB板(A)至少使用4层PCB板(从顶层到底层):LVDS信号层,地层,电源层,,丌L信号层;(B)使TTL信号和LYDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将1-rL和LVDS信号放在由电源/地层隔离的不同层上;(C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;(D)使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;(E)电源层和地层应使用粗线,不要使用5OQ布线规则;(F)保持PCB地线层返回路径宽而短;(G)应该使用利用地层返回铜线的电缆连接两个系统的地层;(H)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接到过孑L焊盘以减少线头.2.2板上导线(A)微波传输线(microstrip)和带状线(stripline)都有较好性能;(B)微波传输线的优点:一般有更高的差分阻抗,不需要额外的过孑L;(C)带状线在信号间提供了更好的屏蔽.2.3差分线(A)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成芯片后的间距为某一定值.这样能减少反射并能确保耦合到的噪声为共模噪需要的差分阻抗(differentialimpedance)决定;(B)使差分线对的长度相互匹配以减少信号扭曲,是为了保证两个差分信号时刻保持相反极性,减少共模分量;(C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;(D)尽量减少过孔和其它会引起线路不连续性的因素;(E)避免将导致阻值不连续性的9O.走线,使用圆弧或45.折线来代替;(F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力.在印制板上,两条差分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性.电讯工程差分信号线的技术原理及设计要求132.4终端(A)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90～130n之间,系统也需要此终端电阻来产生正常工作的差分电压;(B)最好使用精度1～2%的表面贴电阻跨接在差分线上,必要时也可使用两个阻值各为50n的电阻,并在中间通过一个电容接地,以滤去共模噪声.2.5未使用的管脚所有未使用的LVDS接收器输入管脚悬空,所有未使用的LVDS和TTL输出管脚悬空,将未使用的rITI发送/驱动器输入和控制/使能管脚接电源或地.2.6媒质(电缆和连接器)选择(A)使用受控阻抗媒质,差分阻抗约为loon,不会引入较大的阻抗不连续性;(B)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;(C)电缆长度小于0.5m时,大部分电缆都能有效工作,距离在0.5m～lOm之间时,CA T3(Categiory3)双绞线对电缆效果好,便宜并且容易买到,距离大于10m并且要求高速率时,建议使用CA T5双绞线对..2.7在噪声环境中提高可靠性设计LVDS接收器在内部提供了可靠性线路,用以保护在接收器输入悬空,接收器输入短路以及接收器输入匹配等情况下输出可靠.但是,当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在噪声环境中的可靠性保证.在此情况下,电缆就变成了浮动的天线,如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或振荡.如果此种情况发生,建议使用平衡或屏蔽电缆.另外,也可以外加电阻来提高噪声容限.当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发器是否工作的机制,因而这种悬置不会影响系统.3差分信号的测量对输入连接来说,差分放大器或探头与信号源的互连是产生误差的最大来源.为了维持输入的匹配,两个通道应尽可能一样.两个输入端的任何接线的都应长度相同.如果使用探头,其型号与长度也应相同.在测量高共模电压的低频信号时,应避免使用带衰减的探头.在高增益时则完全不能使用这种探头,因为差分信号的分析和LAYOUT不可能精地平衡它们的衰减量.当高电压或高频率的应用需要衰减时,应使用为差分放大器专门设计的专用无源探头.这种探头具有能精密调整直流衰减和交流补偿的装置.为获得最佳的性能,每一个特定的放大器都应专用一套探头,而且要根据这套探头附带的程序针对该放大器进行校准.一种常用的方法是将+和一输入缆线成对绞扭在一起.这样可减少拾取线路频率干扰和其他噪声的可能.4小结差分信号凭着它的高速,低功耗,对外部电磁干扰(EMI)高度的免疫已经被很多设计工程师接受,并广泛的推广采用,尤其是高速的通信领域中.参考文献《数据传输通信接口的区分》——NationalSemiconductor.。
PCB设计中的严格差分线路布局规划
PCB设计中的严格差分线路布局规划
在PCB设计中，严格差分线路布局规划是非常重要的一项任务。
差分信号是
一对信号，在传输过程中相互独立，但又需要保持一定的相位关系。
因此，差分线路的布局规划需要考虑信号的匹配性、互相干扰、信号稳定性等因素。
首先，在进行差分线路布局规划时，需要考虑差分信号之间的物理尽可能相似，以减小差分信号之间的不匹配性。
差分信号线路的长度应该尽可能相等，布线路径也需要保持对称。
这样可以有效降低模式转移噪声和共模噪声的干扰。
其次，差分线路的规划应避免与其他信号线路交叉，尤其是高速数字信号线路
或高功率线路。
这样可以有效降低信号传输过程中的串扰和干扰，保证差分信号的稳定性和准确性。
另外，差分线路布局还需要考虑地线的布局。
为了提高差分信号的抗干扰能力，应尽量保持差分信号线与地线的距离一致并减小地线回流环路的面积，以减小接地回流对差分信号的干扰。
此外，在差分线路的规划中，还需要合理设置阻抗匹配器。
通过合适的阻抗匹配，可以提高差分线路的传输速率和信号质量。
最后，在进行差分线路布局规划时，还需考虑PCB板的层间布局。
差分信号
线路应尽可能采用内层布局，以减小外部环境对信号的干扰，同时也能提高PCB
板的整体抗干扰能力。
总的来说，严格的差分线路布局规划对于保证PCB设计的信号传输质量、提
高系统抗干扰能力非常重要。
合理的差分线路布局可以有效降低系统中的噪声和干扰，提高信号传输的稳定性和准确性。
因此，在PCB设计中，设计师必须严格按
照差分线路布局规划的原则进行设计，从而确保整个系统的性能和可靠性。
MIPI Layout说明(转载)
MIPI Layout说明June 27, 2013By admin With Comments are off for this postMIPI Layout 说明前言：随着新的总线协议不断提高信号速率，如今的PCB 设计人员需要充分理解高速布线的要求并控制PCB 走线的阻抗；对于MIPI 信号来说，PCB 走线不再是简单的连接，而是传输线。
MIPI 属于差分信号（Differential Signal），差分信号的优点在于更好的抗干扰性、更高的速率和更少的信号线连接。
关键词：线对：指一组差分线，如CLK+和CLK- ，DN1+与DN1-1 差分阻抗控制：PCB 走线的关键参数之一是其特性阻抗（即波沿导线传送时电压与电流的比值）。
PCB上导线的特性阻抗是衡量高速电路板设计的一个重要指标，高速信号走线的阻抗和器件或信号所要求的特性阻抗必须一致。
如阻抗偏差过大或不一致，会使其信号失真，造成不工作或不稳定；所以在高速线路板上的导线阻抗值应控制在某一范围之内，称为“阻抗控制”。
影响PCB 走线阻抗的因素主要有: 走线的宽度、走线之间的间距、导线厚度（铜厚）、绝缘介质的介电常数及厚度、是否有参考平面（地层或电源层）等。
这些参数与设计和PCB制作本身都息息相关，所以不仅设计上要做到，在PCB 发包时也需要告诉PCB 厂家哪些是差分线，由厂家在制作时也进行控制。
MIPI 的差分线阻抗控制标准是100 欧姆，误差不能大于±10%。
1.1 PCB 叠层分析：两层板上的MIPI 走线典型的叠层结构如下：如上图，PCB 传输线通常由信号走线、一个或多个参考层和绝缘材质组成；W1/W2 为差分线对走线的宽度，S 为差分线对走线之间的距离，T 为导线的厚度（铜厚），H1 为绝缘介质厚度，Er 为绝缘层的介电常数。
1.2 计算差分阻抗：差分阻抗需要用仿真软件来计算（推荐软件：Polar Si9000V7.1），计算好后再依据计算结果来走线。
pcb layout初学者如何理解差分信号
pcb layout初学者如何理解差分信号随着半导体技术和深压微米工艺的不断发展,IC的开关速度目前已经从几十M H z增加到几百M H z,甚至达到几GH z。
在高速PCB设计中,工程师经常会碰到误触发、阻尼振荡、过冲、欠冲、串扰等信号完整性问题。
本文将探讨它们的形成原因、计算方法以及如何采用Allegro中的IBIS仿真方法解决这些问题。
1信号完整性定义信号完整性(Signal Integrity,简称SI)指的是信号线上的信号质量。
信号完整性差不是由单一因素造成的,而是由板级设计中多种因素共同引起的。
破坏信号完整性的原因包括反射、振铃、地弹、串扰等。
随着信号工作频率的不断提高,信号完整性问题已经成为高速PCB工程师关注的焦点。
2反射2.1反射的形成和计算传输线上的阻抗不连续会导致信号反射,当源端与负载端阻抗不匹配时,负载将一部分电压反射回源端。
差分线传输信号解决了不少问题。
什么是差分信号? 通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态0还是1。
而承载差分信号的那一对线就称为差分线。
差分线阻抗怎么算?各种差分信号的阻抗都不一样的，比如USB的D+ D-，差分线阻抗是90ohm，1394的差分线是110ohm，最好先看看规格书或者相关资料。
现在已经有很多计算阻抗工具，比如polar的si9000，影响差分阻抗的因素有线宽、差分线间距、介质介电常数、介质的厚度(差分线到参考面之间的介质厚度)，一般是调整差分线间距和线宽来控制差分阻抗的。
做板的时候也要跟厂家说明哪些线要控制阻抗。
一个差分信号是用一个数值来表示两个物理量之间的差异。
从严格意义上来讲,所有电压信号都是差分的,因为一个电压只能是相对于另一个电压而言的。
在某些系统里,系统地被用作电压基准点。
当地当作电压测量基准时,这种信号规划被称之为单端的。
我们使用该术语是因为信号是用单个导体上的电压来表示的。
PCB layout之USB差分走线布线经验教训
PCB layout 之USB 差分走线布线经验教训前言
USB 是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行
接口。
由于数据传输快，接口方便，支持热插拔等优点使USB 设备得到广泛应用。
目前，市场上以USB2.0 为接口的产品居多，但很多硬件新手在USB 应用中遇到很多困扰，往往PCB 装配完之后USB 接口出现各种问题。
比如通讯不稳定或是无法通讯，检查原理图和焊接都无问题，或许这个时候就需怀疑PCB 设计不合理。
绘制满足USB2.0 数据传输要求的PCB 对产品的性能及可靠性有着极为重要的作用。
USB 协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB 设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。
根据笔
者多年USB 相关产品设计与调试经验，总结以下注意要点：
1 在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合
理的方式，×为不合理方式）；。
差分走线,蛇形线的走线注意
电子博客网作者：不详布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。
主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C="61W"(Er)1/2/Z0在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
差分信号线设计与分析
差分信号线设计与分析1.差分信号线的原理和优缺点差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB 设计中又如何能保证其良好的性能呢1.差分信号线的原理和优缺点差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB 设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。
耦合的越紧密，互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
2.差分信号的一个实例：LVDSLVDS（Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
差分信号线定义及布线
电路板设计中差分信号线布线的优点和布线策略布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。
众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。
差分和共模方式差模信号通过一对信号线来传输。
一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。
差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。
单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。
差分信号中的每一个信号都要通过地电路来返回。
由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。
共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。
对这个概念的理解并不直观，因为很难想象如何产生这样的信号。
这主要是因为通常我们并不生成共模信号的缘故。
共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。
共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。
差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线1这样的信号线时更是如此。
这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。
在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。
这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。
PCB layout之USB差分走线布线经验教训
PCB layout之USB差分走线布线经验教训USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。
由于数据传输快，接口方便，支持热插拔等优点使USB设备得到广泛应用。
目前，市场上以USB2.0为接口的产品居多，但很多硬件新手在USB应用中遇到很多困扰，往往PCB装配完之后USB接口出现各种问题比如通讯不稳定或是无法通讯，检查原理图和焊接都无问题，或许这个时候就需怀疑PCB设计不合理。
绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。
USB协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。
根据笔者多年USB相关产品设计与调试经验，总结以下注意要点：1. 在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合理的方式，×为不合理方式）；2. 优先绘制差分线，一对差分线上尽量不要超过两对过孔（过孔会增加线路的寄生电感，从而影响线路的信号完整性），且需对称放置（√为合理的方式，×为不合理方式）；3. 对称平行走线，这样能保证两根线紧耦合，避免90°走线，弧形或45°均是较好的走线方式（√为合理的方式，×为不合理方式）；4. 差分串接阻容，测试点，上下拉电阻的摆放（√为合理的方式，×为不合理方式）；5. 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，而线长一旦不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。
所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；6. 为了减少串扰，在空间允许的情况下，其他信号网络及地离差分线的间距至少20mil(20mil是经验值)，覆地与差分线的距离过近将对差分线的阻抗产生影响；7. USB的输出电流是500mA，需注意VBUS及GND的线宽，若采用的1Oz的铜箔，线宽大于20mil即可满足载流要求，当然线宽越宽电源的完整性越好。
差分信号的分析与LAYOUT
1. 差分信号:驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
2. 差分信号的优点：a 抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b 能有效抑制EMI,由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，按右手螺旋定则，那他们的磁力线是互相抵消的。
耦合的越紧密，互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
c 时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
3. 差分信号的布线要求：一是两条线的长度要尽量一样长，等长是为了保证两个差分信号时刻保持相反极性，减少共模分量。
另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。
平行的方式有两种，一为两条线走在同一走线层,一为两条线走在上下相邻两层.一般以前者实现的方式较多。
等距则主要是为了保证两者差分阻抗一致，减少反射。
对差分对的布线方式应该要适当的靠近且平行。
否则会影响信号的完整性。
4. PCB设计中，差分信号线布线的几个误区：a 认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。
在PCB 电路设计中，一般差分走线之间的耦合较小，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。
手机Layout中相关手机信号介绍
电源部分（五）
• • • • • Vcore Vcore是手机内核电源 最大输出电流：1.8V/80mA 如果Vcore电源不稳定，会使这个系统不稳定。 典型故障：系统异常重起，死机
电源部分（六）
• • • • • Vabb Vabb是手机中模拟电源，提供音频所需的电源 最大输出电流:2.5V/180mA 如果Vabb不稳定，将会使整个手机的通话声音出现噪音 典型故障：通话时自己听到TDD noise
电源部分（七）
• • • • • Vrtc Vrtc是手机实时时钟电源 其最大输出电流为：不定 如果Vrtc电源不稳定，将会使整个手机的时钟不稳定。 典型故障：手机时钟过慢或者过快。
电源部分（八）
Vcharge手机充电部分
电源部分（九）
• • • • • Vcharge（一） Vcharge是手机充电的通路，不光包含Vcharge网络，还包含其它相 关联的线路（图中4，5网络）。 其最大电流为：500mA 如果Vcharge阻抗过高，将会使线路发热过大，烧坏走线铜皮。 典型故障：手机无法充电，充电线路短路。
系 统 框 图
手机中使用的模块
• • • • • 现在手机为了追求较高的集成度，通常会把两个或者多个部分集成到 一个芯片中，在ADI 的A900平台中： ABB+DBB+POWER=AD6720（ATLAS） NOR FLASH+PSRAM=FLASH（MCP） 有些平台更进一步提高集成度，例如我们准备采用的新平台： ABB+DBB+POWER+TRANSCEIVER=ULC2
系统线路部分（一）
• • • • 一、总线部分 ADI系统中，总线包括ADD00-ADD22， DATA00-DATA15两部分。 其工作频率最高为：39Mhz 由于系统在工作的时候，总线数据变化较 快，特别是在数据突变的信号边缘，带来 了很多高频的谐波分量，给RF带来了很大 的影响。因此对数据的屏蔽也十分重要。 典型故障：射频灵敏度低
PCB设计中的差分信号布线技巧
PCB设计中的差分信号布线技巧在PCB设计中，差分信号布线是非常重要的一步，尤其是对于高速信号传输的电路而言。
差分信号传输可以减少串扰和噪音，提高信号的稳定性和抗干扰能力。
因此，合理布线差分信号对于整个电路的性能起到至关重要的作用。
在实际的PCB设计过程中，有一些技巧可以帮助工程师更好地进行差分信号布线。
首先，差分信号的布线应尽量保持对称。
差分信号通常由一个正向信号和一个反向信号组成，它们需要在PCB上同时传输。
因此，在布线过程中，要尽量保持这两条信号的路线对称，减少它们之间的不匹配，防止出现相位失调。
这样可以确保差分信号传输的稳定性和可靠性。
其次，控制差分信号的长度匹配。
在高速传输中，由于信号是以电磁波形式传播的，信号线的长度差异会导致信号到达终点的时间不同，从而造成相位失调和信号失真。
因此，布线差分信号时，要尽量保持两条信号线的长度相同，可以通过采用匹配的布线方式或者使用长度调整器件来实现长度匹配。
此外，差分信号的布线需要避免与其他信号线交叉。
信号线之间的交叉会导致串扰和干扰，影响信号的传输质量。
尤其是差分信号不应与高速数字信号或电源线交叉，这样容易导致信号失真。
因此，在布线时要尽量避免差分信号与其他信号线的交叉，可以采用分层布线或增加地线层等方法来减少信号之间的干扰。
另外，要注意差分信号的引脚布局。
正确的引脚布局可以减少差分信号的串扰和干扰，提高信号的传输质量。
在PCB设计中，通常推荐将差分信号的引脚布置在一起，并尽量减少信号线的弯曲。
这样可以有效地减少信号的传输路径，提高信号的传输速度和稳定性。
最后，对于高速差分信号的设计，在布线时还需要考虑信号线的阻抗匹配。
信号线的阻抗匹配是为了减少信号的反射和波纹，提高信号传输的质量。
其中，差分信号需要保持一致的阻抗，可以通过控制信号线的宽度和间距来实现阻抗匹配。
综上所述，差分信号布线是PCB设计中的关键环节之一。
通过合理布线差分信号，可以提高电路的性能和稳定性。
LAYOUT过程中应注意的问题
LAYOUT过程中应注意的问题：1．Placement时应先将有固定位置的零件放置，其次是大零件的摆放（NB，SB，PCI，CHIPIC，IDE，FDD，CD-ROM等），最后是一些小的零件。
2．在摆放元件时，首先要计算走线的空间，大致规划好内层的分割以及走线的层次，哪些线走哪层都首先要规划好。
3．CLK GEN的电路尽量不要摆在靠近板边，零件的摆放要紧缩而少面积，且要摆置在各时钟信号适中的位置。
4．类比电路与逻辑电路的零件的摆放要完全分离。
且他们的GROUND也要独立分开。
5．POWER部分零件的PLACEMENT要集中在一起，且顺序明确，他们的TRACE要尽量的短宽而直接。
6．LAYOUT时，在PLACEMENT完成后，应先拉CLK线和电源线以及地线，然后再从连接线密集的地方开始layout。
它奉行的原则是：从鼠线密集的地方下手，短线先连接。
7．CLK TRACE 要减少转弯的次数，少用VIA（即少换层），不能超过两个，且越短越好。
8．PCB LAYOUT完成后，多余的空间要尽量铺成地，并打VIA与内层地多点连接，这样可以减少电路形成的环面积。
9．将CLK信布线于相邻于GROUND PLANE且不相邻于POWER PLANE，可得最佳EMI 效果。
且各种高速信号（如CPU，DIMM，AGP等的信号）最好都能运用此方法，做不到时，也尽量不要跨POWER层。
10．层与层间的走线最好垂直布线，因为正交可以减少辐射耦合。
11．避免走线的不连续性。
传输线突变的点是阻抗不连续点，如直角、过孔等，他将产生信号的反射，应尽量避免。
12．外层信号避免通过内层，内层的信号也避免跑到外层。
因为内层的信号线属于带状线，而外层信号线属于微波线，两种不同类型的信号线的阻抗是不同的，如果信号从内层到外层，或从外层到内层，就会产生反射。
13．串扰是信号间不希望有的耦合，它有容性和感性串扰。
容性串扰就是信号线间的容性耦合，当信号线在一定长度上靠得比较近就会产生，因此走线时尽量将信号线分开的远一些，以减小这种容性串扰。
差分信号的设置与布线
差分对信号的设置与布线差分信号就是用两根完全一样，极性相反的信号传输一路数据，依靠两根信 号电平差进行判断逻辑状态“0”还是“1”。
为了保证两根信号完全一致，在布线时 要保持并行，线宽、线间距保持不变。
低电压差分信号，即LVDS（Low Voltage Differential Signaling）。
它是一 种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百 Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
在以前的protel99se包括更早的版本中，是不直接支持差分布线的，这也 使得在高速电路逐渐普遍的今天，protel99se的使用已经稍微不适应目前的电 路设计。
但是06年底altium公司推出的protel 升级版本altium designer增加了一千多种新功能， 完全可以面对和支持高速高密板的设计， 使得 “protel” 在中国的垄断地位更加稳固。
增加的功能当然也包括了支持差分对布线。
下面就为大家简单介绍一下altium designer中差分对的设置以及布线。
一、 差分线在 altium designer中的定义差分线的定义在软件中有两种方法：在原理图环境中定义和在pcb环境中 定义。
（一）原理图环境中定义在一个工程的原理图环境中选择Place\directives\differential pairs放置一对差 分符号，再加以命名即可。
注意差分对的命名规名称要相同，名称的后缀分别标 以_P和_N。
如图1所示：图 1（二）PCB环境中定义在一个工程的PCB环境中的pcb编辑面板中选择Differential pairs editor。
如图2所示：图2然后点击add增加差分对，弹出图 3的对话框：图3在这里可以重命名和定义差分信号。
二、 差分线在 altium designer中的布线三、在PCB环境下点击 Place\differential pairs routing 就可以进行差分布线了。
5 AD6 中进行差分信号布线
如何在Altium Designer 6中快速进行差分对走线1：在原理图中让一对网络前缀相同，后缀分别为_N和_P，并且加上差分队对指示。
在原理图中，让一对网络名称的前缀名相同，后缀分别为_N和_P，左键点击Place\ Directives \Differential Pair,这时，鼠标上就出现差分队对指示标志，给差分对的两根线都加上差分队对指示，如下图所示。
2：将差分信息加载到PCB文件中来，并定义用户需要的差分规则保存编译文件，并且编译顶层的原理图。
左键点击Design\Updae PCB document…,启动Engineer Change Order, 把有关的差分对信息加如到PCB文件中来，保存PCB文件。
在PCB文件中，转移到PCB面板，在靠近PCB这三个字母旁边的行中选择Differential Pairs Editor ,在下面的框中选中All Differential Pairs ,这样，所有定义的差分对就在Designer 框中出现了。
选中定义的差分对（如RT），左键点击 Rule Wizard按键，进入Differential Pair Rule Wizard 界面，点击 Next 按键,回进入各个参数输入界面，可以选择输入各种参数如下图就是其中的一个界面。
到最后，在Rule Creation Completed 界面中，会显示下面的这些种类的信息，告诉你你输入的参数是怎么样的。
如果不满意的话左键点击Back按键返回修改，满意的话左键点击Finish按键结束差分线规则设置。
Width ConstraintDiffPair_WidthPref Width = 10mil Min Width = 10mil Max Width = 10milInDifferentialPair('RT')Matched Net LengthsDiffPair_MatchedLengthsTolerance = 1000mil Style - 90 Degrees Amplitude = 200mil Gap = 20mil(IsDifferentialPair And (Name = 'RT'))Differential Pairs RoutingDiffPair_DiffPairsRoutingPref Gap = 10mil Min Gap = 10mil Max Gap = 10mil(IsDifferentialPair And (Name = 'RT'))3：使用差分走线命令完成差分对走线左键点击Place\Differeential Pair Routing ,进入差分对布线模式，此时，用鼠标在差分网络的两个相邻的焊盘上点击一下，然后移动鼠标，就会看到对应的另一跟线也会伴随着一起平行的走线，同时按下Ctrl+Shift 并且转动鼠标的滚轮，就可以两跟线同时换层。
差分信号分析
分传输的电压来表示的。
另一方面，一个差分信号作用在两个导体上。
信号值是两个导体间的电压差。
尽管不是非常必要，这两个电压的平均值还是会经常保持一致。
可以想象，这两个导体上被同时加入的一个相等的电压，也就是所谓共模信号，对一个差分放大系统来说是没有作用的，也就是说，尽管一个差分放大器的输入有效信号幅度只需要几毫伏，但它却可以对一个高达几伏特的共模信号无动于衷。
这个指标叫做差分放大器的共模抑制比（CMRR），一般的运算放大器可以达到90db 以上，高精度运放甚至达到120db。
因为干扰信号一般是以共模信号的形式存在，所以差分信号的应用极大地提高了放大器系统的信噪比。
优点当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。
那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。
在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。
信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。
从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。
差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。
一个干扰源几乎相同程度地影响差分信号对的每一端。
既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。
除了对干扰不大灵敏外，差分信号比单端信号生成的 EMI 还要少。
差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理'双极'信号。
为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。
用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。
接下来，必须把虚地正确地分布到整个系统里。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
差分阻抗
共模阻抗
但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。
差分阻抗被定义为在两条差分驱动的导线之间所测得的阻抗。(所谓差分驱动就是指当两个完全一样，但极性相反的信号)。差分阻抗是对着奇模阻抗而言的，所谓奇模阻抗是指当两条导线被差分驱动[３]时，在差分线对中一条传输导线的阻抗。偶模阻抗是指当两条导线都被一个单一的对地共模信号驱动时，在差分线对中两条导线的阻抗。
2．差分信号的一个实例:LVDS
LVDS（Low VoltagｅDiffｅrenｔｉal Sigｎaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分PCＢ线对或平衡电缆上以几百Mｂｐｓ的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。LＶDS驱动器由一个驱动差分线对的电流源组成（通常电流为３.5mＡ),ＬVDS接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过１００Ω的匹配电阻,并在接收器的输入端产生大约３50mＡ的电压。当驱动器翻转时，它改变流经电阻的电流方向,因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
①送到驱动器的TTL数据的速度;
②媒质的带宽性能。
通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LＶDS信道的复用转换,以提高信号速率,降低功耗。并减少传输媒质和接口数,降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于ＬVDS驱动器典型的偏置电压为+1．2Ｖ，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.２V~+2．２V。建议接收器的输入电压范围为:０V～+2.４V。
c、.时序定位精确:由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺，温度的影响小,能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（lowvoltａge differeｎｔｉalｓignaｌｉng）就是指这种小振幅差分信号技术。
3.差分信号的布线要求：
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Ｌａyouｔ的人都会了解差分走线的一般要求，即差分对的布线有两点要注意，一是两条线的长度要尽量一样长,等长是为了保证两个差分信号时刻保持相反极性,减少共模分量。另一是两线的间距(此间距由差分阻抗决定）要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一走线层(side-bｙ－ｓiｄe),一为两条线走在上下相邻两层(ｏvｅｒ-unｄer)。一般以前者side－ｂｙ-ｓide实现的方式较多。
差分信号线的分析和LAYＯＵＴ
———————————————————————————————— 作者：
————————————————————————————————日期：
差分信号线的分析和LＡYOUT
随着近几年对速率的要求迅速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤以差分信号的方式为最多。所以在这篇文中整理了些有关差分信号线的设计和大家探讨。
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:
ａ、抗干扰能力强:因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b、能有效抑制EMＩ:同样的道理，由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,如图在A-A的电流是从右到左，那B-B的是从左到右，那么按右手螺旋定则,那他们的磁力线是互相抵消的。耦合的越紧密,互相抵消的磁力线就越多。泄放到外界的电磁能量越少。
下面是差分传输线模型
为便于分析,差分线对常常根据它的奇模和偶模阻抗和延迟来描述，而这些与其差模和共模对应的部分是密切相关的,因此可以用方程1来计算。
这儿Ctot = Csｅlｆ+ Cm。Csｅlｆ是一条线与地之间的电容，而Ｃm是两条线之间的电容。Ｌself和Lｍ分别是一条线的自电感,和两条线之间的互电感。
不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LＶDＳ要求使用一个与媒质相匹配的终端电阻(10０±20Ω)，该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDＳ驱动器能以超过1５５．5Ｍbps的速度驱动双绞线对,距离超过10m。对速度的实际限制是:
1．差分信号线的原理和优缺点
差分信号(Dｉｆfeｒential Sｉｇｎal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么令它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。何为差分信号？通俗地说,就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“１”。而承载差分信号的那一对走线就称为差分走线。
等距则主要是为了保证两者差分阻抗一致，减少反射。对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(diｆｆeｒｅntial因为要保持差分阻抗的一致性。若两线忽远忽近,差分阻抗就会不一致,就会影响信号完整性(siｇｎaｌｉntｅgrity)及时间延迟(timinｇdｅｌａy)。