集成电路学习思考题
集成运算放大器的线性应用（思考题解答）
实验四 集成运算放大器的线性应用（思考题解答）1. 理想集成运算放大器具有哪些特点？答:电压放大倍数A v →∞，输入电阻R i →∞，输出电阻R O →0，共模抑制比K CMRR →∞，带宽BW →∞，无零点漂移和温漂等。
2. 运放具有虚短、虚断的条件是什么？你能否根据运放输出电压的大小判断其是否存 在虚短、虚断？答: 运放具有虚短、虚断的条件是电路有深度负反馈，集成运放工作在线性放大区.如果集成运放输出电压的大小达到最大输出电压幅度V OM (如本实验中V CC 为12V ，则V OM 约为10.5V 。
)，则说明运放已工作在限幅区,此时虚短特点不再存在，而虚断成立。
3．实验内容1、2中，当V i = 2V 时，理论上分析反相端电位V –应为多大？答：实验内容1，电路如图：若V i = 2V ，则运放工作在限幅区， V o=-10V(为计算方便起见，假定V OM =10V)。
应用叠加原理可计算得：VV R R R V R R R V o f i ff 91.0)10(1001010210010100111=-⋅++⋅+=+++=-实验内容2，V i = 2V 时，V -的数值请自行分析。
4．图4—6（b ）电路，说明当输入信号频率远大于CR 21f f o ⋅π=时，电路为积分电路，输入信号频率远小于f o 时，则电路为一个反相输入比例放大器的理由。
答：如图电路：若输入信号V i 的频率CR f f f π210=>>时，则有fC R f π21>> ，f R 的影响可忽略，视为开路， 所以电路即为积分电路。
若C R f f f π210=<<时，则有fCR f π21<< ，C 的影响可忽略，视为开路，所以电路即为反响输入比例放大器。
5432TitleR fR R R LA+p =R f //R 11--++V o V i 100K10K321A+A +CCR fR =R Rp R //R fV oV oV i V i。
集成电路制造技术-原理与工艺 课后习题答案
是在高真空溅射时，在衬底正上方插入一块高纵横比 孔的平板，称为准直器。溅射原子的平均自由程足够 长，则在准直器与衬底之间几乎不会发生碰撞。因 此， 。 。 。
高温二氧化硅 (掺杂或不掺 杂),氮化硅、多晶硅等
低温，快速淀积，好的台 阶覆盖能力，好的间隙填 充能力
要求 RF 系统，高成本， 压力远大于张力，化学物 质（如 H2）和颗粒沾污
高的深宽比间隙的填充，金 属上的 SiO2,ILD-1,ILD, 为了双镶嵌结构的铜籽晶 层，钝化( Si3N4).
5.等离子体是如何产生的？
PECVD 是如何利用等离子体的？
等离子增强化学气相淀积是采用等离子体技术把电能耦合到气体中， 激活并维持 化学反应进行薄膜的一种工艺方法。 衬底吸附等离子体内活泼的中性原子团与游 离基，在表面发生化学反应生成薄膜物质，并不断受到离子和电子轰击，容易迁 移、重排，使得淀积薄膜均匀性好，填充小尺寸结构能力强。
2
2
h
h
解：
氧化层生长厚度与生长时间之间的关系式为
xSiO2 2 AxSiO2 B(t )
已知 0 ， A 0.18 m ， B 0.415 m 所以
2
h
， xSiO2 1 m
t 2.84 h
抛物线型速率B T1=t/5, T2=t/20
第三单元
1.比较 APCVD、LPCVD 和 PECVD 三种方法的主要异同和主要优缺点？
答：通常情况下，气体处于中性状态，只有极少的分子受到高能宇宙射线的激发 而电离。在没有外加电场时，这些电离的带点粒子与气体分子一样，作杂乱无章 的热运动。当有外加电场时，气体中的自然产生的离子和电子做定向移动，运动 速度随着电压增加而加快，电流也就随着电压的增加而线性增大。当电压足够大 到一定时，出现辉光放电现象，气体突然发生击穿现象，使得气体具有一定导电 能力。此时的气体由正离子、电子、光子以及原子、原子团、分子及它们的激发 态所组成的混合气体， 宏观上呈现电中性。这种具有一定导电能力的混合气体就 是等离子体。
集成电路思考题
思考题1、将硅单晶棒制作成硅片包括哪些工序？切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数？晶向、厚度、斜度、翘度和平行度。
3、硅单晶片研磨后为何要清洗？硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些？对这些形态按何种顺序进行清洗？被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀？腐蚀方法有哪些？工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP包括哪2个动力学过程？控制参数有哪些？包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么？各有什么用途？8、硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？为了得到原子层台阶和结点位置，以利于表面外延生长。
9、外延层杂质的分布主要受哪几种因素影响？外延温度，衬底杂质及其浓度，外延方法，外延设备等因素影响。
10、异质外延对衬底和外延层有什么要求？1. 衬底与外延层不发生化学反应，不发生大量的溶解现象；2.衬底与外延层热力学参数相匹配，即热膨胀系数接近。
以避免外延层由生长温度冷却至室温时，产生残余热应力，界面位错，甚至外延层破裂。
3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。
集成技术思考题参考答案 第5稿
第一章绪论1.请叙述系统集成的概念、目的以及所涉及关键技术。
所谓系统集成，就是通过结构化的综合布线系统和网络技术，将各个分离的产品、功能和信息等集成到相互关联的、统一和协调的系统之中，使资源达到充分共享，发挥整体效益，以达到整体性能最优。
系统集成优点是使所要达到的目标-整体性能最优，所有部件和成分合在一起后不但能工作，而且所组成全系统具有低成本的、高效率的、性能匀称的、可扩充性和可维护的特点。
系统集成是一种新兴技术与服务方式，是近年来国际信息服务业中发展势头最猛的一个行业。
系统集成包括功能集成、网络集成、软件界面集成等多种集成技术。
具体涉及到不同信息在集成系统各层次上的融合、各不同层次的总体配臵、信息流的分配与控制、系统的优化及多目标优化与决策、系统的建模、系统接口和操作系统的设计以及系统的可靠性等关键技术。
2.什么是负载效应？如何消除测量系统的负载效应？负载效应广义概念是指某一系统(或环节)后接另一系统(或环节)，由于其相互作用和影响而产生的种种现象。
两个环节连接，系统前后环节之间发生能量交换会产生如下现象：①两系统连接处甚至整个系统的状态和输出都发生变化；②两系统共同构成一个新系统，会保留原两系统的主要特征，但与原系统直接串联或并联后的特征不一致。
负载效应狭义概念是由于负载变化而引起输出稳定量变化的效应。
测量系统的负载效应指测量系统与被测对象之间、测量系统内部各环节之间互相联接相互作用而产生的现象。
接入测量装臵，形成被测对象负载，故尽量采用非接触传感方式减少负载效应；后接环节总是成为前面环节的负载，并对前面环节的工作状态产生影响。
减少其负载效应措施包括：①后接环节提高后续环节(负载)输入阻抗；②在原来两个相联接的环节中，插入高输入阻抗、低输出阻抗放大器，减小吸取前面环节能量，减小承受后一环节后电压输出变化，减轻总的负载效应; ③使用反馈或零点测量原理，使后面环节几乎不从前环节吸取能量。
第二章集成系统传感器选择3.如何理解传感器发展的微型化、智能化、多功能化、集成化特点？⑴传感器微型化指传感器尺寸极度缩小，如敏感元件的尺寸从微米级到毫米级、甚至达到纳米级，主要采用精密加工、微电子以及微机电系统技术。
集成电路制造技术习题解答(第4单元)
复习题1.ULSI中对光刻技术的基本要求？答：一般来说，在ULSI中对光刻技术的基本要求包括五方面：①高分辨率。
随着集成电路集成度的不断提高，加工的线条越来越精细，要求光刻的图形具有高分辨率。
在集成电路工艺中，通常把线宽作为光刻水平的标志，一般也可以用加工图形线宽的能力来代表集成电路的工艺水平。
②高灵敏度的光刻胶。
光刻胶的灵敏度通常是指光刻胶的感光速度。
在集成电路工艺中为了提高产品的产量，希望曝光时间愈短愈好。
为了减小曝光所需的时间，需要使用高灵敏度的光刻胶。
光刻胶的灵敏度与光刻胶的成份以及光刻工艺条件都有关系，而且伴随着灵敏度的提高往往会使光刻胶的其它属性变差。
因此，在确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度已经成为了重要的研究课题。
③低缺陷。
在集成电路芯片的加工过程中，如果在器件上产生一个缺陷，即使缺陷的尺寸小于图形的线宽，也可能会使整个芯片失效。
通常芯片的制作过程需要经过几十步甚至上百步的工序，在整个工艺流程中一般需要经过10~20次左右的光刻，而每次光刻工艺中都有可能引入缺陷。
在光刻中引入缺陷所造成的影响比其他工艺更为严重。
由于缺陷直接关系到成品率，所以对缺陷的产生原因和对缺陷的控制就成为重要的研究课题。
④精密的套刻对准。
集成电路芯片的制造需要经过多次光刻，在各次曝光图形之间要相互套准。
ULSI中的图形线宽在1μm以下，因此对套刻的要求也就非常高。
一般器件结构允许的套刻精度为线宽的±10%左右。
这种要求单纯依靠高精度机械加工和人工手动操作已很难实现，通常要采用自动套刻对准技术。
⑤对大尺寸硅片的加工。
集成电路芯片的面积很小，即便对于ULSI的芯片尺寸也只有1~2cm2左右。
为了提高经济效益和硅片利用率，一般采用大尺寸的硅片，也就是在一个硅片上一次同时制作很多完全相同的芯片。
采用大尺寸的硅片带来了一系列的技术问题。
对于光刻而言，在大尺寸硅片上满足前述的要求难度更大。
而且环境温度的变化也会引起硅片的形变（膨胀或收缩），这对于光刻也是一个难题。
集成电路原理第四章习题解答
2 12
10 10 5 0.75 10 W
6 2
3
而由于输入非阶跃信号导致在转换区产生的暂态附加功耗
PA 1 2 f VDD I max t r t f
其中，Imax为转换电平V*=0.5VDD处的P管和N管的峰值电流，则
CMOS与非门为无比电路，输出低电平可达到0V；而NMOS与非门为 有比电路，其输出低电平与输入管和负载管宽长比有关。
CMOS与非门输出高电平可达到VDD，而NMOS与非门输出高电平有阈 值损失，只能达到VDD-Vth NMOS与非门的静态功耗大于CMOS与非门
5、已知： CMOS反相器Vthn= ∣ Vthp∣=0.2VDD，n=p=110-4A/V2，
I max I p I n 1 2 n V Vthn
*
2Leabharlann 1.125 104
A
得
PA 1 2 1 2 f V DD I max t r t f
6
4
10 10 5 1.125 10
20 10
9
0.56 10 W
原来建立的上下极板感应电荷平衡被打破，如要保持沟道区 导电电荷数目不变（强反型），就必须增加上极板的电荷量，
即增大栅压，VG增大，导致Vth增大。表现出来即为体效应。
2、比较E/E饱和负载、E/E非饱和负载和E/D NMOS反相器 的优缺点，哪一种结构能得到较好的功耗速度优值？
3、图中两级反相器I、 II均为E/D NMOS反相器，为了使级 联反相器无电平损失，须保证： Vin=Vout=Vinv 若设定增强型器件阈值电压VTE=0.2VDD，耗尽型器件阈值 电压VTD=-0.6VDD，转换电平Vinv=0.5VDD，则求出反相器II的 负载管（或上拉管）与输入管（或下拉管）的宽长比之比。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
电路基础思考题（开放性题）
电路基础思考题（开放性题）思考题1.电路的基本作⽤是什么？答：作⽤是电能的传输、转换与分配，信号的传递与处理2.什么是理想电路元件？电路模型能完全表⽰实际电路吗？或者说，能否对⼀个实际电路建⽴多套电路模型？试举例说明。
答：理想元件是实际器件理想化、抽象化的模型；不能，电路模型只能表⽰实际电路的主要电磁特性；可以，例如⼀个线状电阻在低频时主要表现为电阻特性，⾼频时会显⽰出电感特性3.什么是集总参数电路？为什么⼯作在很⾼频率的集成电路或电⼦系统，通常也有很⾼的集成度或较⼩的体积？答：由集总参数元件构成的电路称为集总参数电路；集总电路的假设是：电路或元件的尺⼨远⼩于电路⼯作信号的波长。
由c=λv知，当v很⼤时，λ就会很⼩，这是较⼩体积的电路元件也可以满⾜集总假设，构成集总参数电路4.如果⼀段通信电缆（结构如下图所⽰）的长度⼤于信号波长，则电缆导线上各处的电流及1-1'、2-2'、…、n-n'处的电压是否相等？若不等，你能否对该电缆建⽴⼀个较有说服⼒的等效电路模型？答:电流电压均相等（若不满⾜集总假设则电压处处都不相等）5.你怎样理解电路的“正常⼯作”与“⾮正常⼯作”？如果⼀个电路不能正常⼯作，可能是哪⼏⽅⾯的问题（对不同原因归纳出3种以上类别）？答：当电路满⾜正常⼯作的条件时可以正常⼯作，⽐如说，电流不能超过电流表的额定电流值，当部分电路元件不能正常⼯作时电路即“⾮正常⼯作”；⼀个电路不能正常⼯作的原因是多⽅⾯的，如下⾯三种类型：①结构变化：断路，开路，元件烧坏②环境因素：环境过于潮湿，灰尘多③内部因素：电源没电了6.举例说明什么是电压、电流的实际⽅向、参考⽅向、关联参考⽅向。
实际电压与电流有正负之分吗？电功率正负的意义是什么？答：电压的实际⽅向是元件两端的电流的实际⽅向；电流的实际⽅向是⽀路中的电⼦定向移动的反⽅向；实际的电压和电流没有正负之分；电功率的正负表⽰的是电能的吸收或释放。
最新数字集成电路--电路、系统与设计(第二版)复习资料
精品文档第一章数字集成电路介绍第一个晶体管,Bell实验室，1947第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore预言单个芯片上晶体管的数目每18到24个月翻一番。
（随时间呈指数增长）抽象层次：器件、电路、门、功能模块和系统抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。
这一模型含有用来在下一层次上处理这一模块所需要的所有信息。
固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。
可变成本（重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。
每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。
可变成本=（芯片成本+芯片测试成本+ 封装成本）/最终测试的成品率。
一个门对噪声的灵敏度是由噪声容限NM （低电平噪声容限）和NM （高电平噪声容限）来度量的。
为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。
NM = V°H - V IH NM L = V lL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。
一个门的VTC应当具有一个增益绝对值大于1的过渡区（即不确定区），该过渡区以两个有效的区域为界，合法区域的增益应当小于1。
理想数字门特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。
传播延时、上升和下降时间的定义传播延时tp定义了它对输入端信号变化的响应有多快。
它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。
上升和下降时间定义为在波形的10%和90%之间。
对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。
集成电路设计学习思考题参考答案
集成电路设计学习思考题参考答案集成电路设计学习思考题参考答案参考答案⼀、概念题：1、微电⼦学：主要是研究电⼦或离⼦在固体材料中的运动规律及应⽤，并利⽤它实现信号处理功能的科学，是电⼦学的分⽀，其⽬的是实现电路和系统的集成，这种集成的电路和系统⼜称为集成电路和集成系统。
2、集成电路：（Integrated Circuit，缩写为IC）是指通过⼀系列特定的加⼯⼯艺，将多个晶体管、⼆极管等有源器件和电阻、电容器等⽆源器件，按照⼀定的电路连接集成在⼀块半导体单晶⽚（如硅或GaAs等）或者说陶瓷等基⽚上，作为⼀个不可分割的整体执⾏某⼀特定功能的电路组件。
3、综合：从设计的⾼层次向低层次转换的过程，它是在给定了电路应实现的功能和实现此电路的约速条件（如速度、功耗、成本、电路类型等），找到满⾜上述要求的⽬标结构的过程。
如果是靠⼈⼯完成，通常简单地称之为设计；⽽依靠EDA ⼯具⾃动⽣成，则称之为综合。
4、模拟验证：指对实际系统加以抽象，提取其模型，输⼊计算机，然后将外部激励信号施加于此模型，通过观察模型在激励信号作⽤下的反应，判断该系统是否实现预期的功能。
5、计算机辅助测试（CAT）技术：把测试向量作为测试输⼊激励，利⽤故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进⾏故障定位的技术。
6、图形转换技术：是指将掩膜板上设计好的图形转移到硅⽚上的技术，包括光刻与刻蚀技术。
7、薄膜制备技术：指通过⼀定的⼯序，在衬底表⾯⽣产成⼀层薄膜的技术，此薄膜可以是作为后序加⼯的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电⽓连接作⽤的⾦属膜等。
8、掺杂：是指将需要的杂质掺⼊特定的半导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的⽬的。
9、系统功能设计：是最⾼⼀级的设计，主要是指根据所设计系统的要求（包括芯⽚的功能、性能、尺⼨、功耗等），进⾏功能划分和数据流、控制流的设计，完成功能设计。
(整理)集成电路设计习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P13 5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
集成电路专业导论思考题(修改版)
第一章：1.第一只晶体管发明是在哪个国家？哪个实验室？发明人是谁？英国Bell实验室，第一个点接触型晶体管终于在1947年12月诞生。
2.第一片IC发明是在哪个国家？哪个公司？发明人是谁？1958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片3.按规模分类IC有几种？简要说明每种类型的集成度？集成度：每块集成电路芯片中包含的元器件数目小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI）4.按功能分类IC有几种？简要说明每种类型的特征？（1）数字集成电路（Digital IC）：它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。
由于这些电路都具有某种特定的逻辑功能，因此也称它为逻辑电路。
（2）模拟集成电路（Analog IC）：它是指处理模拟信号（连续变化的信号）的集成电路。
早期的模拟集成电路被称为线性IC，直到后来又出现了振荡器、定时器以及数据转换器等许多非线性集成电路以后，才将这类电路叫做模拟集成电路。
（3）数模混合集成电路（Digital –Analog IC）：既包含数字电路，又包含模拟电路的新型电路称为数模混合集成电路。
早期由于集成电路工艺和设计技术的限制，通常采用混合集成电路技术实现这种电路，直到70年代，随着半导体工艺技术的发展，才研制成功单片数模混合集成电路。
5.按器件结构分类IC有几种？简要说明每种类型的特征？（1）单片集成电路：它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。
这是最常见的一种集成电路，在半导体集成电路中最常用的半导体材料是硅，除此之外，还有GaAs等半导体材料。
(集成电路原理)作业习题与答案
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
SiO2隔离岛
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
纵向NPN EB C
N+
N+
P
N阱
在现有N阱 CMOS工艺 上增加一块
掩膜板
优点：
• NPN具有较薄的基区，提高了其性能；
• N阱使得NPN管C极与衬底隔开，可根据电路需要接电位；
常州大学集成电路设计课后习题
常州大学集成电路设计课后习题第一章1、按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？答：集成电路发展历程：小规模集成（SSI）→中规模集成（MSI）→大规模集成（LSI）→超大规模集成电路(VLSI)→特大规模集成电路(ULSI)→GSI →SoC 。
Intel公司前董事长Gordon Moore首次于1965提出摩尔定律。
2、什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
答：无生产线集成电路设计：集成电路的设计、工艺制造和封装分立运行，集成电路设计单位根据代工单位的设计包进行电路的设计。
特点：只进行集成电路设计，与工艺制造，封装分立运行。
环境：IC产业生产能力剩余，客户需要更多的功能芯片设计。
3、多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？答：MPW的特点：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后按规则排列到一个晶圆上。
意义：可以有效地降低成本，加速产品的市场化。
4、集成电路设计需要哪4个方面的知识？答：系统知识：计算机、通信、信息、控制学科；电路知识：更多的知识、技术和经验；工具知识：任务和内容→相应的软件工具；工艺知识：元器件的特性和模型、工艺原理和过程。
第二章1、GaAs和InP材料各有哪些特点？答：砷化镓(GaAs)特点：能工作在超高速超高频，载流子迁移率更高，近乎半绝缘的电阻率，f T可达150GHz，可制作发光器件，工作在更高的温度，更好的抗辐射性能。
磷化铟(InP)：能够工作在超高速超高频；广泛应用于光纤通信系统中，覆盖了玻璃光纤的最小色散（1.3μm）和最小衰减（1.55μm）的两个窗口。
适合做MESFET HEMT HBT2、在怎样的条件下金属与半导体形成欧姆接触？在怎样的条件下金属与半导体形成肖特基接触？答：欧姆接触：如果半导体掺杂浓度足够高，隧道效应抵消势垒的影响，形成了双向低欧姆电阻值。
集成电路思考题1
集成电路思考题1习题：1、⽤数字存储⽰波器测试直流信号时，若采⽤Quick Meas测试应选哪项参数？A、Peak——PeakB、Average答案：B2、⼩规模的TTL电路，不⽤的输⼊端可以悬空处理，此时相当于。
A、⾼电平B、低电平答案：A3、输出阻抗为50Ω的信号源输出V PP=1V,f=1kH Z的信号，⽤⽰波器测量空载时的输出信号V= 。
PP答案：2V4、动态测试对于模拟集成电路要加上，对于数字电路，输⼊信号多采⽤。
答案：交流测试信号，连续脉冲，周期性变化的逻辑信号。
5、若给数字提供1KHz的时钟信号，应采⽤。
A、1KHz TTL信号B、1KHz 峰峰值为5V的标准⽅波信号C、两者均可答案：A6、判断：由数据选择器和数据分配器组成的多路数据传送系统，既可传送数字信号，⼜可传送模拟信号。
（）答案：错误7、判断：集成电路都是有源器件。
（）答案：正确8、集成电路按所体现的功能可分为：，，，。
答案：模拟集成电路，数字集成电路，接⼝电路，特殊电路。
9、静态测试是只研究电路的各种_________________情况，不去管各种状态间的转换的过渡情况。
对于模拟集成电路，此时不加___________________；对于数字集成电路，多采⽤____________________________________________。
答案：静态和稳态，交流测试信号，逻辑电平或单脉冲10、如何⽤两⽚CD4008实现⼋位⼆进制数加法？画出电路图。
答：可⽤下图实现11、什么异或门可⽤作⾮门⽤？答：因为A⊕B=A B +A B,当B=1时，A⊕1=A，就可实现对A取⾮。
12、全加器实现两数相减时，结果符号如何判断？答：⽤进位位C0来表⽰。
C0=1时，表⽰结果为⾮负数；C0=0时，表⽰结果为负数。
13、为什么CMOS门电路输⼊端不能悬空？答：CMOS电路所有输⼊端不允许悬空。
因为悬空时，其输⼊端电平不定，电路状态将不稳定，⽽且⽤⼿触及悬空端时，极易造成栅极击穿，造成永久性损坏。
第四章 思考题与习题解答
第四章思考题与习题解答4-1 什么是集成电路?它与分立元件电路相比，具有哪些特点?答：采用硅平面制造工艺，将二极管、三极管、电阻、电容等元器件以及它们之间的连线同时制造在一小块半导体基片上，构成具有特定功能的电子电路，称为集成电路。
与分立元件组成的电子电路相比，集成电路具有体积小、重量轻、功能更强、元件参数的一致性好等优点。
4-2 集成运放通常由哪几部分组成?各部分的主要作用是什么?答：集成运放有四个基本组成部分，如图4-4所示。
输入级的主要作用是抑制电路的零点漂移。
要求输入级的失调电压、失调电流小，共模抑制比要大。
此外，还要求输入级具有较高的输入电阻和一定的增益。
输入级一般采用改进的差动放大电路。
图4-4 集成运放结构方块图中间级的作用是放大信号。
要求有尽可能高的电压增益。
中间级一般采用直接耦合共射放大电路或差动放大电路。
输出级直接与负载相连，需要带动负载作功，所以要求输出级必须提供足够大的功率，而且输出电阻要小，以便提高其带负载的能力。
由于输出管是大功率管，通过的电流较大，容易烧坏功率管，为了安全工作，还要对输出级设置过载保护电路，用以保护功率管安全可靠地工作。
输出级多采用直接耦合功率放大电路，例如OCL功放或准OCL功放。
偏置电路要为各级提供合适的静态工作电流，并要求所提供的电流要稳定。
为此，偏置电路均为各种形式的电流源电路。
4-3 具有什么特点的多级直接耦合放大电路称为集成运放?答：集成运放是具有高增益、输入电阻高、输出电阻低、集成化了的多级直接耦合放大器。
4-4 填空题集成电路中均采用耦合方式。
现象构成集成电路的特殊问题，为了克服这种现象，集成电路的输入级通常都采用放大电路。
图题4-54-5 C·C−C·B差动放大电路如图题4-5所示。
分析电路由哪几部分组成?各有何作用?4-6 有A 、B 两个集成运放，当输入信号电压为零(U i =0)时，测得A 的输出电压U oA =0.01mV ，B 的输出电压U oB =1mV ，问哪个的运算精度高?一个理想的集成运放，当输入信号电压为零时，输出端电压为多少?4-7 你如何识别运放是工作在线性状态还是非线性状态?答：所谓工作在线性区是指集成运放内部电路中全部三极管均工作在放大状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计学习思考题一、概念题：1、微电子学：主要是研究电子或离子在固体材料中的运动规律及应用，并利用它实现信号处理功能的科学，是电子学的分支，其目的是实现电路和系统的集成，这种集成的电路和系统又称为集成电路和集成系统。
2、集成电路：（Integrated Circuit，缩写为IC）是指通过一系列特定的加工工艺，将多个晶体管、二极管等有源器件和电阻、电容器等无源器件，按照一定的电路连接集成在一块半导体单晶片（如硅或GaAs等）或者说陶瓷等基片上，作为一个不可分割的整体执行某一特定功能的电路组件。
3、综合：从设计的高层次向低层次转换的过程，它是在给定了电路应实现的功能和实现此电路的约速条件（如速度、功耗、成本、电路类型等），找到满足上述要求的目标结构的过程。
如果是靠人工完成，通常简单地称之为设计；而依靠EDA 工具自动生成，则称之为综合。
4、模拟验证：指对实际系统加以抽象，提取其模型，输入计算机，然后将外部激励信号施加于此模型，通过观察模型在激励信号作用下的反应，判断该系统是否实现预期的功能。
5、计算机辅助测试（CAT）技术：把测试向量作为测试输入激励，利用故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进行故障定位的技术。
6、图形转换技术：是指将掩膜板上设计好的图形转移到硅片上的技术，包括光刻与刻蚀技术。
7、薄膜制备技术：指通过一定的工序，在衬底表面生产成一层薄膜的技术，此薄膜可以是作为后序加工的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电气连接作用的金属膜等。
8、掺杂：是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的目的。
9、系统功能设计：是最高一级的设计，主要是指根据所设计系统的要求（包括芯片的功能、性能、尺寸、功耗等），进行功能划分和数据流、控制流的设计，完成功能设计。
10、逻辑设计：是指确定满足一定逻辑功能的由逻辑单元组成的逻辑结构，其输出一般是网表和逻辑图。
11、电路设计：是指根据所要求的电路性能，例如：速度、功耗、电源电压、逻辑操作类型、信号电平的容限、电路工作频率、放大倍数等确定电路的结构和各元器件的参数；同时应考虑工艺上可能发生的偏差和使用时温度的变化等，使设计的电路仍然能达到规定的性能。
12、版图设计：是根据逻辑与电路功能和性能要求以及工艺条件的限制（如：线宽、间距、制版设备所允许的基本图形等），设计集成电路制造过程中必需的光刻掩膜版图。
版图设计与集成电路制造工艺技术紧密相连，是集成电路设计的最终目标。
13、全定制法：是一种基于晶体管级的设计方式。
设计者使用版图编辑工具，从晶体管的版图尺寸，位置及互连线开始设计。
要求设计者对电路、逻辑、结构等各个层次进行精心的设计。
14、定制法（又称库单元法）：是一种基于事先精心设计并存在单元库中的单元电路而设计的方法。
在设计时，设计者根据电路要求，从库中调出所需单元电路和压焊块，进行自动布局和布线，最后得到被设计电路的掩膜版图。
15、模块编译法：它是一种基于全自动的设计方法，先对设计模块的性能进行描述，再通过编译直接得到该电路的掩膜版图。
16、逻辑单元阵列法：又被称为FPGA（现场可编程门阵列），是主要的在系统可编程技术实现的物理基础。
它是直接可以从市场上购得FPGA产品，经设计人员通过开发工具对其进行“编程”来实现特定的逻辑功能。
它内部配置有：可编程的逻辑功能模块，可编程的连续资源和可编程输入/输出功能模块。
17、逻辑扇出：指电路与之连接的全同反相器负载的数目为电路的扇出。
电路能驱动最多的全同反相器的数目，称为最大扇出数。
18、4：1反向器尺寸设计规则：在NMOS反相器设计时，为使反相器转移特性曲线具有好的对称性种好的噪声容限，上、下两晶体管的几何尺寸比41122WLWL的比例是一个优化值。
常称为反相器的4:1规则，M2称上拉晶体管，使高电平接近VDD，M1下拉晶体管，使低电平接近于0V。
二、填空题：1、要制造一块集成电路，需要经过集成电路设计、掩膜版制造、原始材料制造、芯片加工、封装、测试等几道工序。
2、典型双极性工艺制造芯片主要包括的三类关键技术：图形转换技术、薄膜制造技术、掺杂技术。
3、光刻包括：光刻胶、掩膜板、光刻机三要素。
4、集成电路设计过程：主要包括系统功能设计、逻辑、电路设计、版图设计等。
集成电路设计的最终输出结果是掩膜版图，通过制版和工艺流片可以得到所需要的集成电路。
5、恒流源电路在模拟集成电路中应用极为广泛，它的主要用途有二个：一是用作有源负载；二是给电路中各个晶体管以稳定的正确的工作点。
三、电路分析：1、如右图是运算放大器输出端的一种保护电路，试对其工作原理做出定性分析。
答：右图是三极管保护电路，由T3，T4，R e1，Re2组成，T3，T4是保护三极管，Re1，Re2为取样电阻，保护原理与二极管基本相同，正向工作时，如某原因使Re1过流Ie1↑，当Ie1Re1=Vbe3时，T3管导通，T3管即分流了T1管基极驱动电流，使T1管的电流Ie1↓，因此通过T1管的电流被限制在：同理，负向工作时，通过T2管的电流被限制在：。
2、分析下图中以a 、b 为输入端，x 为输出端时的电路功能。
分析：对图（1） 分析：对图（2）b a X += ab X =3、分析下图中以a 、b 为输入端，x 为输出端时的电路功能。
（1）（2）（1）（2）分析：对图（1）分析：对图（2）=abX+baX=四、简答题：1、试简述评价集成电路的主要性能指标及其含义。
答：主要性能：集成度、集成电路的功耗延迟积（优值）、特征尺寸。
集成度：每块集成电路芯片中包含的元器件数目；优值：（功耗延迟积）：是指电路的延迟时间与功耗相乘，该参数是衡量集成电路性能的重要参数。
功耗延迟积越小，即集成电路的速度越快或功耗越低，性能越好。
特征尺寸：通常是指集成电路中半导体器件的最小尺度，如MOSFET的最小沟道长度或双极晶体管中最小基区宽度，这是衡量集成电路加工和设计水平的重要参数。
特征参数越小，加工精度越高，可能达到的集成度越大，性能越好。
2、试简述集成电路设计规划的内容。
答：集成电路设计规划的内容是：在考虑器件正常工作的条件下，根据实际工艺水平（包括光刻水平、刻蚀能力、对准容差等）和成品率的要求，给出一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。
3、试简述集成电路的设计思路及其含义。
答：集成电路的设计思路：分层分级设计和模块化设计。
模块化设计：把一个集成电路看作是由许多相关模块（或称单元）组成的。
分层分级设计：将一个复杂集成电路系统的设计问题分解为单元复杂性较低的设计级别，而且这个级别还可以再分解到单元复杂性更低的设计级别；这样一直继续到使最终的设计级别的单元复杂性足够低，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
4、试简述数字集成电路延迟的含义。
答：数字电路的延迟主要由两部分组成：门延迟和互连线延迟。
门延迟：信号从逻辑门的输入传送到同一门的输出所需的时间，是决定诸如TTL类和NMOS类的逻辑能力的最重要参数。
互连线的延迟：集成电路内部门到门的连接线延迟，数字系统内部的集成电路的封装连接延迟，印制线路板连接以及底板背面——正面的连接造成的延迟。
五、计算题：1、有源电阻分压器，如右图表示用一个n沟MOS有源电阻和一个p沟MOS有源电阻产生一个直流电压Vout。
若VDD=5V，VSS=-5V，I=50μA。
求Vout=1V时，M 1和M2的W/L比值。
设VTN =+0.75V，VTP=-0.75V；K’N =24μA/V2,K’P=8μA/V2。
解：两管的衬底都分别接到它们的源极以使它们的体效应不产生影响。
由于V GD=0，两管都处于饱和状态。
因为流过两管的电流必须相同，又电压VDS1和VDS2已经给定，依：图有源电阻分压器[]。
LWM L W M L W K I M L W K I M V V V V A I I V V LWK I I PD N D DS DS D D T DS D 55.0;15.0)75.0(42:;75.062:1415651,10501)(2212222221111216212'==--'=-'==-==--=⨯==-==-的的得：）（）式有：代入（）（），（）（由图知：）（2、右图为一种开关电容实现集成电路电阻设计 的电路图。
设开关频率为f S =100KHZ ，要模拟一 只10M Ω的电阻，求电容器的电容？解：当时钟φ为高电平时，MOS 管M 1导通，而 φ为低电平，M 2截止。
这时电容C 1通过开关管M 1存储电荷，其电荷量为Q 1=C 1V 1；当时钟φ为低电平时，M 1截止，M 2导通，电容C 1上储存的电荷通过M 2向V 2端传送。
这样在一个时钟周期内，从V 1端径电容C 1向V 2端传送的电荷量为 △Q=C 1（V 1-V 2）则单位时间内，由V 1端送到V 2端的平均电荷量，即电流的大小为：)(211V V T C T Q I SS -=∆=式中：T S 为时钟信号φ的周期。
则V 1V 2两端之间可以等效为一个电阻器，其阻值大小为：1211C f C T I V V R s S eq ==-=将已知数据代入上式，的C 1=1Pf 。
I+o3、右图为一种开关电容实现集成电路电阻设计 的电路图。
设开关频率为f S =50KHZ ，要模拟一 只20M Ω的电阻，求电容器的电容？解：当驱动时钟φ为高电平时，开关S1闭合，S2断开，这时电容器清零。
当时钟φ为低电平时，S1断开，S2闭合，电容C1充电到（V1－V2），故电容C1存储的电荷量为： Q=C1（V1－V2），则在时钟φ的一个周期内，从V1端流到V2端的平均电流为：)(211V V f C T QI s S-==相应的等效电阻Req 为：s eq f C I V V r 1211=-=将已知数据代入上式，的C 1=1Pf 。
4、如右图是基本恒流源电路，这种恒流源 也叫做“电流镜”它是由两个配对晶体管 T 1，T 2构成，设两个晶体管完全对称，前 向压降V BE1=V BE2，电流放大系数β1=β2， Ir 为参考电流，Io 为恒流源输出电流。
请导出它们之间的关系；当β1=β2=100时，输出电流Io 与参考电流Ir 的之间的相对误差。
解：2 + --φφ当β=100时，代入上式得相对误差为2%。
六、设计题（使用ABEL_HDL语言设计）1、用真值表描述方式，设计一个4-2线编码器，并编写测试向量文件。