常用中规模时序逻辑电路
时序逻辑电路分类
时序逻辑电路分类介绍时序逻辑电路是一种用于处理时序信号的电路，它由逻辑门和存储元件组成。
时序逻辑电路按照其功能和结构的不同，可以分为多种类型。
本文将对时序逻辑电路的分类进行全面、详细、完整和深入的探讨。
一、根据功能分类1. 同步时序逻辑电路同步时序逻辑电路是指其数据在同一个时钟上升沿或下降沿进行传递和存储的电路。
这类电路广泛应用于计算机中的寄存器、时钟驱动器和状态机等。
同步时序逻辑电路具有可靠性高、稳定性强的特点。
2. 异步时序逻辑电路异步时序逻辑电路是指其数据不依赖时钟信号而进行传递和存储的电路。
这种电路在通信系统中常用于数据传输和处理，如异步串行通信接口（UART）。
异步时序逻辑电路具有处理速度快和实时性强的特点。
二、根据结构分类1. 寄存器寄存器是一种时序逻辑电路，用于存储和传递数据。
寄存器通常采用D触发器作为存储元件，可以实现数据的暂存和移位操作。
寄存器广泛应用于计算机的数据存储和寄存器阵列逻辑器件（RALU）等。
2. 计数器计数器是一种时序逻辑电路，用于生成特定的计数序列。
计数器可以按照时钟信号对计数进行增加或减少，并可以在达到指定计数值时触发其他操作。
计数器被广泛应用于时钟发生器、频率分频器和时序控制等电路中。
3. 时序控制器时序控制器是一种时序逻辑电路，用于控制其他电路的时序和操作。
时序控制器根据输入的控制信号和当前的状态，通过逻辑运算和状态转移进行运算和控制。
时序控制器被广泛应用于计算机的指令译码和状态机的设计中。
三、根据存储方式分类1. 同步存储器同步存储器是一种时序逻辑电路，用于存储和读取数据。
同步存储器是在时钟信号作用下进行数据存取的，并且数据的读取和写入操作都在时钟的上升沿或下降沿进行。
同步存储器主要包括静态随机存储器（SRAM）和动态随机存储器（DRAM）等。
2. 异步存储器异步存储器是一种时序逻辑电路，用于存储和读取数据。
与同步存储器不同的是，异步存储器的读取和写入操作不依赖时钟信号，而是由数据访问信号和存储器内部的同步电路进行控制。
从集成度来说,数字集成电路的分类(一)
从集成度来说,数字集成电路的分类(一)
数字集成电路的分类
按功能分类
•组合逻辑电路：由门电路组成，根据输入信号的组合产生输出信号。
•时序逻辑电路：根据时钟信号的变化产生输出信号，具有状态和记忆功能。
•存储器：用于存储和读取数据的电路，例如RAM和ROM。
•控制电路：用于控制其他电路或系统的运行的电路。
按规模分类
•大规模集成电路（LSI）：集成度较高的电路，通常包含数千个逻辑门。
•中等规模集成电路（MSI）：集成度适中的电路，包含数十到数百个逻辑门。
•小规模集成电路（SSI）：集成度较低的电路，通常只包含几个逻辑门。
按工艺分类
•PMOS：使用p型MOSFET器件制造的电路，适用于工艺落后。
•NMOS：使用n型MOSFET器件制造的电路，速度较快但功耗较高。
•CMOS：使用p型MOSFET和n型MOSFET器件制造的电路，兼具速度和功耗优势。
按应用领域分类
•通信集成电路：用于无线通信和有线通信等领域，如手机芯片和光通信芯片。
•测量与控制集成电路：用于仪器仪表、自动化控制等领域。
•计算机集成电路：包括中央处理器（CPU）、图形处理器（GPU）等用于计算机内部的电路。
•模拟与混合信号集成电路：用于音频、视频、模拟信号处理等领域。
按硬件级别分类
•数字电路：采用离散的数值进行处理和传输的电路。
•模拟电路：采用连续的信号进行处理和传输的电路。
•模拟-数字混合电路：同时包含模拟和数字电路的混合电路。
以上是数字集成电路的一些常见分类，不同的分类方式可以帮助
我们更好地理解和应用数字集成电路。
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
时序逻辑电路设计
时序逻辑电路设计
时序电路设计又称时序电路综合，它是时序电路分析的逆过程，即依据给定的规律功能要求，选择适当的规律器件，设计出符合要求的时序规律电路，对时序电路的设计除了设计方法的问题还应留意时序协作的问题。
时序规律电路可用触发器及门电路设计，也可用时序的中规模的集成器件构成，以下我们分别介绍它们的设计步骤。
1.用SSI器件设计时序规律电路
用触发器及门电路设计时序规律电路的一般步骤如图所示。
（1）由给定的规律功能求出原始状态图：首先分析给定的规律功能，从而求出对应的状态转换图。
这种直接由要求实现的规律功能求得的状态转换图叫做原始状态图。
（2）状态化简：依据给定要求得到的原始状态图很可能包含有多余的状态，需要进行状态化简或状态合并。
状态化简是建立在状态等价这个概念的基础上的。
（3）状态编码、并画出编码形式的状态图及状态表：在得到简化的状态图后，要对每一个状态指定1个二进制代码，这就是状态编码（或称状态安排）。
（4）选择触发器的类型及个数：
（5）求电路的输出方程及各触发器的驱动方程：依据编码后的状态表及触发器的驱动表可求得电路的输出方程和各触发器的驱动方程。
（6）画规律电路，并检查自启动力量。
2.用MSI中规模时序规律器件构成时序规律电路
用中规模时序规律器件构成的时序功能电路主要是指用集成计数器构成任意进制计数器。
构成任意进制计数器的方法有两种：一种是置数法，另一种是归零法。
时序逻辑电路实验报告
时序逻辑电路实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。
两种实现方法：反馈置数法和反馈清零法。
第三类,是由移位寄存器构成的移位寄存型计数器。
4．实验电路：十进制计数器同步清零法同步置数法六进制扭环计数器具有方波输出的六分频电路四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。
然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。
（2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。
【电工基础知识】时序逻辑电路
【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。
在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。
这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。
换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。
从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。
（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。
时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。
⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。
按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。
寄存器的功能是存储，它是由具有存储功能的组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。
[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。
基本寄存器只能并⾏送⼊数据，也只能并⾏输出。
移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。
[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。
通常都是由各种触发器和门电路来构成的。
2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。
3、在实际中，通常使⽤集成寄存器。
本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。
4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。
时序逻辑电路摩尔型和米利型
时序逻辑电路摩尔型和米利型时序逻辑电路是数字电路中一种重要的电路类型，用于实现各种复杂的计算和控制功能。
在时序逻辑电路中，电路的输出不仅取决于当前输入信号，还取决于该信号的先前状态。
本文将重点介绍时序逻辑电路中的两种常见类型：摩尔型和米利型。
一、摩尔型时序逻辑电路摩尔型时序逻辑电路是一种常见的时序逻辑电路类型，其设计基于摩尔触发器。
摩尔触发器是一种具有存储功能的电路元件，可以存储一位二进制数字，并在时钟信号的控制下改变其状态。
基于摩尔触发器，我们可以构建各种复杂的时序逻辑电路。
在摩尔型时序逻辑电路中，时钟信号起着非常重要的作用。
时钟信号会定期触发摩尔触发器的状态改变，从而使得整个电路按照一定的时间序列工作。
通过合理地设置时钟频率和时序逻辑电路的设计，我们可以实现各种时序逻辑功能，如计数器、时序比较器等。
摩尔型时序逻辑电路有许多优点。
它具有较高的抗噪声能力。
由于时钟信号的存在，摩尔型时序逻辑电路对输入信号的抖动和噪声具有一定的容忍度。
由于时钟信号的同步约束，摩尔型时序逻辑电路可以更容易地进行时序分析和验证。
摩尔型时序逻辑电路在面积和功耗方面通常比米利型时序逻辑电路更优秀。
然而，摩尔型时序逻辑电路也存在一些限制。
由于时钟信号的存在，摩尔型时序逻辑电路的工作速度较慢。
在大规模集成电路中，时钟分布和时钟抖动可能会导致时序逻辑电路的性能问题。
摩尔型时序逻辑电路在一些特殊应用场景下可能无法满足需求，如高速数据传输等。
二、米利型时序逻辑电路米利型时序逻辑电路是一种相对较新的时序逻辑电路类型，其设计基于米利触发器。
米利触发器是一种时序逻辑电路元件，可以将输入信号的状态变化保存在存储单元中，并在时钟信号的控制下改变输出信号的状态。
与摩尔型时序逻辑电路相比，米利型时序逻辑电路具有更高的速度和更低的功耗。
在米利型时序逻辑电路中，存储单元采用动态存储器或双稳态存储器，能够在非时钟边沿时实现状态的改变，从而提高了时序逻辑电路的工作速度。
数字电路与逻辑设计微课版(第6章 时序逻辑电路)教案
第6章时序逻辑电路本章的主要知识点时序逻辑电路的基本知识、时序逻辑电路的分析和设计、关于自启动的修正问题、常用的中规模时序电路。
1.参考学时10学时（总学时32学时，课时为48课时可分配12学时）。
2.教学目标（能力要求）●掌握同步时序逻辑电路的分析和设计方法；●掌握电路挂起的修正方法；●掌握常用的中规模时序逻辑电路（计数器、寄存器）的外部特性及使用方法；●掌握脉冲异步时序逻辑电路的分析和设计方法；●掌握中规模时序逻辑电路的分析和设计方法。
3.教学重点●同步时序逻辑电路的设计：包括设计中的原始状态图、状态表、状态化简、状态编码、确定激励函数和输出函数等；●同步时序逻辑电路的自启动的分析：能根据设计好的电路分析电路是否存在自启动的问题，并学会修正它。
●脉冲异步时序逻辑电路的分析和设计方法：了解和同步时序逻辑电路的分析和设计方法的差异性，并熟练掌握脉冲异步时序逻辑电路的分析和设计方法●中规模时序逻辑电路的外部特性及使用方法：通过理论分析来学习常用中规模时序逻辑电路的外部特性及使用方法，通过具体实例来学习中规模时序逻辑电路的分析和设计方法4.教学难点●原始状态图：学生开始不知道如何增加状态，什么时候增加状态●自启动的修正：学生能分析出挂起，但是对于修正比较困难●脉冲异步时序逻辑电路的分析：当脉冲异步时序逻辑电路的存储电路是没用统一时钟端的钟控触发器时，如何分步找到每个触发器的时钟的跳变时刻对学生来说是一大挑战●计数器的使用方法：掌握置数法、清零法、级联法实现任意模的计数器5.教学主要内容（1）时序逻辑电路概述（15分钟）（2）小规模时序逻辑电路分析（120分钟）➢小规模时序逻辑电路的分析方法和步骤➢小规模同步时序逻辑电路的分析➢小规模异步时序逻辑电路的分析（3）小规模时序逻辑电路设计（180分钟）➢小规模时序逻辑电路的设计方法和步骤➢小规模同步时序逻辑电路的设计➢小规模异步时序逻辑电路的设计（4）常用中规模时序逻辑电路（45分钟）➢集成计数器➢寄存器（5）中规模时序逻辑电路的分析和设计（90分钟）➢中规模时序逻辑电路的分析➢中规模时序逻辑电路的设计6.教学过程与方法（1）时序逻辑电路概述（15分钟）简要介绍时序逻辑电路的结构、特点、分类和描述方法等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7．1．3．2 中规模同步计数器
可预置的四位二进制同步计数器（74161）
1．电路符号和引脚含义
(14) (13) (12) (11)
16个引脚的集成芯片
9个输入端，5个输出 端
(10)
T QA QB QC QD
(7)
Q2 00 01 11 10 00 1 0 1 10 1 0 1
Q1 Q0
Q2 00 01 11 10 01 0 0 1 11 0 0 1
7．1．3．1 同步计数器 1．同步二进制加计数器 用JK触发器实现n位二进制
同步加计数器，驱动方程 为： J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0
1D
Q1
C1
1D
Q2
C1
Dout Q3 串行
输出
7．2．3．2 左移移位寄存器
串行
输出 Dout
1D
C1
移位 脉冲 CP
1D
Q0
C1
1D
Q1
C1
1D
Q2
C1
Din 串行 Q3 输入
7．2．3．3 双向移位寄存器
当M＝0时，右移 当M＝1时，左移
7．2．3．4 中规模集成移位寄存器
通用的双向移位寄存器（74194）
7D
8D
7．2．3 移位寄存器
移位寄存器不仅能寄存数据，而且对数据可进行移位； 4种不同的工作方式： 并行输入/并行输出； 并行输入/串行输出； 串行输入/并行输出； 串行输入/串行输出；
7．2．3．1 右移移位寄存器
串行
输入 Din
1D
C1
移位 脉冲 CP
1D
Q0
C1
1 1 1 ×× A B C D A
B
C
D
1 0 1 × 0 ×××× 0
QAn QBn QCn
1 0 1 × 1 ×××× 1
QAn QBn QCn
1 1 0 0 × × × × × QBn QCn QDn
0
1 1 0 1 × × × × × QBn QCn QDn
1
1 0 0 × × × × × × QAn QBn QCn QDn
1
P
74161
OC
CP
Cr LD A B C D
1 1 × ×× ×
2）构成十进制计数器
i)采用反馈复位法
1
T QA QB QC QD
1P
&
74161
OC
CP
Cr LD A B C D
1 × ×× ×
ii)采用反馈预置法（一)
1
T QA QB QC QD
1P
&
74161
OC
CP
Cr LD A B C D
000
001
010
011
111
110
101
100
Q2
Q1
Q0
Q2n+1 Q1n+1 Q0n+1
0
0
0
0
0
1
0
0
1
0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
推广到n位二进制计数器
Q1 Q0
Q2 00 01 11 10 00 0 1 0 11 1 0 1
Q1 Q0
第七章 常用中规模时序逻辑电路
7．1 计数器 7．2 寄存器和移位寄存器 7．3 脉冲序列信号发生器
计数器
7．1．1 计数器的概述
7．1．1．1 计数器概念－模的概念 7．1．1．2 计数器分类
7．1．2 异步计数器
7．1．3 同步计数器
7．1．1 计数器的概述
QA
QA QB QC QD CPA 7490 CPB
CPA M=2
ii)一位五进制计数器
QA QB QC QD CPA 7490 CPB
QBQCQD
(最低位)
(最高位)
M=5 CPB
2）构成十进制计数器 8421码
QA QB QC QD CPA 7490 CPB
最低位 QA (LSB) 计数脉冲
& 1
4）构成二十四进制计数器 *5）构成1000分频器
7．1．3同步计数器
7．1．3．1 同步计数器
1．同步二进制加计数器 2．同步二进制减计数器 *3．同步二进制可逆计数器
7．1．3．2 中规模同步计数器
1．电路符号和引脚含义 2．逻辑功能 3．应用
分别用J-K 触发器和D触发器设计一个三位二进制加计数器。
输入
输出
CP Cr LD P T A B C D QA QB QC QD
× 0 ××××× ×× 0 0 0 0
1 0 ××A B C D A B C D
× 1 1 0 ××× ××
保持
×1 1 × 0 ××××
保持
1 1 1 1 ××××
计数
异步清零 同步预置 保持 计数 当同步计数器加到“1111”时，OC=TQAQBQCQD=1
74161工作原理波形图
Cr 清除 Ld 置入
数 D0 据 D1 输 D2 入 D3
CP 时钟
P 允许 T 允许
Q0 输 Q1 出 Q2
Q3
串行进位
输出 Occ
异步 同步 同步 13 14 15 0 1
清除 清除 预置
计数
禁止
3．应用 1）构成十六进制计数器
1
T QA QB QC QD
7．2．3．4 中规模集成移位寄存器
1．电路符号和引脚含义
2．逻辑功能
3．应用
7．2．1 锁存器（暂存器）
采用钟控触发方式的触发器，由电位信号控制，存在空翻现象。 八位锁存器（74373）－双拍工作方式
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
“
0”
输出
控制
使能 G
Q D
Q D
Q D
Q D
Q D
二－五－十进制异步计数器（7490）
1．电路符号与引脚符号
(12) (9) (8) (11)
QA QB QC QD
(14)
CPA
7490
(1)
CPB
S91 S92 R01 R02
(6) (7) (2) (3)
14个引脚的集成芯片 6个输入端，4个输出端 QAQBQCQD为数据输出端 S91和S92 为直接置位端 R01和R02为直接复位端 CPA和CPB分别为脉冲输入
P
74161
OC
(2)
CP
QAQBQCQD为数据输出端
CP为脉冲输入端 (15) T和P为使能输入端
电源VCC（16脚）
Cr LD A B C D
地GND（8脚）
OC为溢出进位输出端
(1) (9) (3) (4) (5) (6)
Cr 为异步清零端
LD为同步预置端
2．逻辑功能
M=2
CPA
QBQCQD 最高位 (MSB)
M=5
5421码
QA QB QC QD CPA 7490 CPB
QBQCQD 最低位 (LSB)
计数脉冲 CPB
M=5
QA 最高位 (MSB)
M=2
CPA
3）构成九进制计数器（采用反馈复位法）
0000
1001
QA QB QC QD CPA 7490 CPB S91 S92 R01 R02
1
T QA QB QC QD
1
P
74161
OC
CP
Cr LD A B C D
1
0 01
7．2 寄存器和移位寄存器
寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送 和存放数据，具有记忆、清零、预置等功能，而且能对数据 进行移位。
每个触发器能存放一位二进制数，n个触发器能存放n位数据。 寄存器的三个基本特征：数据存得进，记得住，取得出。 四位基本的寄存器：
端 电源VCC（5脚） 地GND（10脚）
逻辑功能
输入
输出
CP R01 R02 S91 S92 QA QB QC QD
1 1 0×0 0 0 0
×1 1×0 0 0 0 0
×× 1 1 1 0 0 1
×0×0
0×0× 0 ×× 0
计数
×0 0×
直接复位 置9
计数
2．应用 1）构成二进制和五进制计数器 i)一位二进制计数器
1.按计数的功能来分：加法、减法和可逆计数器 2.按进位基数来分：二进制计数器和非二进制计数器 3.按计数的进位方式（脉冲输入方式）：同步（并行）和
异步（串行）
7．1．2 异步计数器
7．1．2．1 异步二进制计数器 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步二进制可逆计数器
Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0
用D触发器实现n位二进制 同步加计数器，驱动方程 为：