数字逻辑第四版白中英第五章

第五章可编程逻辑

5.1 PLD 的基本概念

5.2 现场可编程门阵列FPGA

5.3 在系统可编程ISP

5.4 可编程逻辑的原理图方式设计

5.5 可编程逻辑的VHDL文本方式设计

返回目录

5.1 PLD的基本概念

5.1.1 可编程阵列

5.1.2 PLD的类型

5.1.1 可编程阵列

1.与阵列

图5.1 与阵列

图5.2例１的与阵列编程

2.或阵列

或阵列如图5.3所示，可编程矩阵的输出连接到或门上。

图5.3 或阵列图5.4 例3的与-或阵列编程

3.可编程连接技术

图5.5 SRAM 为基的与阵列概念

5.1.2 PLD的类型1.简单可编程逻辑器件SPLD

图5.6SPLD内部结构框图

2.复杂可编程逻辑器件CPLD

CPLD本质上是：利用可编程的互连总线连接起来的多路SPLD。

图5.7 CPLD结构框图

5.2 现场可编程门阵列FPGA

5.2.1 FPGA的基本结构

5.2.2 可组态逻辑块CLB

5.2.3 SRAM为基础的FPGA

5.2.1 FPGA的基本结构

图5.8FPGA的基本结构框图

5.2.2 可组态逻辑块CLB

图5.9基本可组态CLB

图5.10 FPGA中一个逻辑模块的框图

图5.11 LUT编程后用作SOP表达式输出

5.2.3 SRAM为基础的FPGA

图5.12 可变FPGA配置的基本概念

5.3 在系统可编程ISP

5.3.1 ispLSI器件的体系结构

5.3.2 在系统编程原理

5.3.1 ispLSI器件的体系结构1.ispLSI 1032框图和巨块的组成

图5.13 ispLSI 1032的体系结构框图和引脚图

2.通用逻辑块GLB

图5.14 GLB的结构框图

图5.15 GLB的标准组态

3.布线区

图5.16 ORP逻辑图

4.输入输出单元IOC

图5.18 I/O单元工作组态图5.17 IOC的结构框图

5.时钟分配网络

图5.19 时钟设置网络

6.ispMACH 4000系列器件

图5.20 ispMACH 4000系列结构框图

5.3.2 在系统编程原理

1.在系统编程原理

图5.21 ispLSI器件的编程结构转换示意图

2.isp器件的编程方式

图5.22典型ISP编程电路

5.4 可编程逻辑的原理图方式设计

5.4.1 编程环境和设计流程图

5.4.2 设计输入

5.4.3 功能模拟

5.4.4 综合和实现（软件）

5.4.5 时序模拟

5.4.6 器件下载

5.4.1 编程环境和设计流程图1.编程环境

2.设计流程图

图5.24 可编程逻辑设计流程

5.4.2 设计输入

图5.25原理图方式（a）和文本方式（b）设计同一逻辑电路

图5.26 逻辑分段与结合的例子

5.4.3 功能模拟

图5.27功能模拟显示图

5.4.4 综合和实现（软件）1.综合阶段

图5.28综合阶段的优化例子

2.实现阶段

5.4.5 时序模拟

图5.29时序模拟的假定例子

5.4.6 器件下载

图5.30下载一个设计到目标器件

5.5 可编程逻辑的VHDL文本方式设计

5.5.1 VHDL的基本概念

5.5.2 VHDL的组合逻辑设计

5.5.3 VHDL的时序逻辑设计

5.5.1 VHDL的基本概念

图5.31

5.5.2 VHDL的组合逻辑设计1.VHDL编程中的数据流描述方法

图5.32 一个SOP形式逻辑电路

2.VHDL编程中的结构描述方法

图5.33 VHDL结构法与固定逻辑IC硬件实现法的比较

图5.34 VHDL组件示例

图5.35 例8的逻辑电路图

3.VHDL编程中库元件调用法

5.5.3 VHDL的时序逻辑设计

图5.36 时钟边沿与属性描述

图5.37 序列检测器有限状态机