四位2421码转余三码方法
最新《计算机组成原理》第2章习题答案
最新《计算机组成原理》第2章习题答案第⼆章习题解答1．设机器数的字长8位(含1位符号位)，分别写出下列各⼆进制数的原码、补码和反码：0，-0，0.1000，-0.1000，0.1111，-0.1111，1101，-1101。
解：2．写出下列各数的原码、补码和反码：7/16，4/16，1/16，±0，-7/16,-4/16,-1/16。
解：7/16=7*2-4=0.01114/16=4*2-4=0.01001/16=1*2-4=0.0001真值原码补码反码7/16 0.0111 0.0111 0.01114/16 0.0100 0.0100 0.01001/16 0.0001 0.0001 0.0001+0 O.0OOO O.0OOO O.0OOO-0 1.0OOO O.0OOO 1.1111-1/16 1.0OO1 1.1111 1.1110-4/16 1.0100 1.1100 1.1011-7/16 1.0111 1.1001 1.10003．已知下列数的原码表⽰，分别写出它们的补码表⽰：[X1]原=O.10100，[X2]原=l.10111。
解：[X1]补=0.10100，[X2]补=1.01001。
4．已知下列数的补码表⽰，分别写出它们的真值：[X1]补=O.10100，[X2]补=1.10111。
解： X1=O.10100， X2=-0.01001。
5．设⼀个⼆进制⼩数X≥0，表⽰成X=0.a1a2a3a4a5a6，其中a1～a6取“1”或“O”：(1)若要X>1/2，a1～a6要满⾜什么条件?(2)若要X≥1/8，a1～a6要满⾜什么条件?(3)若要1/4≥X>1/16,a1～a6要满⾜什么条件?解：(1) X>1/2的代码为：0.100001～0.111111。
a1=1,a2+a3+a4+a5+a6=1。
(2) X≥1/8的代码为：0.001001～0.111111(1/8～63/64)a1+a2=0,a3=1或a1=0，a2=1,或a2=1（3）1/4≥X>1/16的代码为：0.000101～0.01000（5/64～1/4）a1+a2+a3 =0, a4=1,a5+a6=1 或a1+a2=0,a3=1 或a2=1，a1+a3+a4+a5+a6=06．设[X]原=1.a1a2a3a4a5a6(1)若要X>-1/2，a1～a6要满⾜什么条件?(2)若要-1/8≥X≥-1/4,a1～a6要满⾜什么条件?解：(1) X>-1/2的代码为：1.000001～1.011111（-1/64～-31/64）。
数字电路与逻辑设计微课版(第一章数字电路与逻辑设计基础)教案
第一章数字电路与逻辑设计基础本章的主要知识点包括数制及其转换、二进制的算术运算、BCD码和可靠性编码等。
1.参考学时2学时（总学时32课时，课时为48课时可分配4学时）。
2.教学目标（能力要求）●系统梳理半导体与微电子技术发展的历史，激发学生专业热情，结合我国计算机发展面临的卡脖子现状，鼓励学生积极投身信息成业自主可控；●学生可解释数字系统的概念、类型及研究方法；●学生能阐述数制的基本特点，可在不同数制之间进行数字的转换；●学生能理解带符号二进制数的代码表示，能将真值和原码、反码、补码的进行转换；●学生能熟记几种常用的编码（8421码、2421码、5421码、余三码），说明有权码和无权码的区别，能阐述不同编码的特点和特性；●学生能阐述奇偶校验码和格雷码的工作原理与主要特征，并能利用相关原理进行二进制和格雷码的转换，能根据信息码生成校验码，并能根据信息码和校验码辨别数据是否可靠。
3.教学重点●BCD码●奇偶校验码●格雷码4.教学难点●理解不同BCD码的编码方案及相关特征●理解可靠性编码方案、验证的原理以及使用方法。
5.教学主要内容（1）课程概述（15分钟）➢科技革命促生互联网时代➢半导体与微电子技术发展历程➢课程性质、内容与学习方法（2）芯片与数字电路（20分钟）➢数字信号和模拟信号➢数字逻辑电路的特点➢数字逻辑电路的分类➢数字逻辑电路的研究方法（3）数制及其转换（5分钟）➢进位计数值的概念和基本要素➢二进制和十进制的相互转换➢二进制和八进制数的相互转换➢二进制和十六进制数的相互转换（4）二进制数的算术运算（5分钟）➢无符号二进制数的算术运算➢带符号二进制数的机器码表示➢带符号二进制数的算术运算（5）BCD码（20分钟）➢有权码和无权码的区别➢8421码的编码规律及和十进制数的转换➢2421码的编码规律及和十进制数的转换➢5421码的编码规律及和十进制数的转换➢余三码的编码规律及和十进制数的转换（6）奇偶校验码（15分钟）➢奇校验和偶校验的概念➢奇校验和偶校验校验位的生成方法和校验方法➢奇校验和偶校验的特点（7）格雷码（10分钟）➢格雷码的特点和用途➢格雷码和二进制数的相互转换6.教学过程与方法（1）课程概述（15分钟）➢科技革命促生互联网时代以习总书记的讲话作为整个课程的导入，说明科技发展是强国必有之路，穿插不同国家崛起的历史，结合第一次工业革命、第二次工业革命，推出目前进入的互联网时代，结合中美贸易战事件，引导学生积极投身国产IT生态的建设。
数电前四章知识点总结_watermark
第一章信号表述数字信号----时间和数值均离散的电信号模拟信号----时间和数值均连续变化的电信号，如正弦波、三角波等数字信号的描述方法1、二值数字逻辑和逻辑电平（逻辑0和逻辑1）2、数字波形非归零形归零形数制进制下表进位基数数码符号十进制 D 10 0、1、2、3、4、5、6、7、8、9二进制 B 2 0、1八进制O 8 0、1、2、3、4、5、6、7十六进制H 16 0、1、2、3、4、5、6、7、8、9 、A、B、C、D、E、F 十进制一般表达式∞K i∗10i K i∈[0~9](N)10=i=―∞二进制一般表达式∞(N)2=K i∗2i K i∈[0，1]i=―∞进制转换1、二进制数→十进制数将二进制的数按权展成多项式，按十进制求和.2、十进制数→二进制数整数部分转换方法：除2取余，直到商为0。
（短除法）拆分法凑数法小数部分转换方法：乘2取整直到积的小数为零或满足误差要求。
（连乘法）3、十六←→二进制之间转换4、八←→二进制之间转换二进制代码BCD码有权码：8421码、2421码、5421码无权码：余3码、余3循环码格雷码ASCII码逻辑运算逻辑函数的表示方法真值表逻辑函数表达式逻辑图波形图逻辑函数表示方法之间的转换1.真值表到逻辑图的转换(1)根据真值表写出逻辑表达式(2) 化简逻辑表达式(3) 根据与或逻辑表达式画逻辑图2. 逻辑图到真值表的转换根据逻辑图逐级写出表达式；化简变换求最简与或式；将输入变量的所有取值逐一代入表达式得真值表第二章逻辑代数的基本定律和恒等式=A=1=A=1B+AA+(B+C)A∙B+A∙CB=A+B+C+⋯=A+BC=A∙B+A∙C等式证明①.采用代数的方法②.采用真值表的方法逻辑代数的基本规则1. 代入规则：⑴规则：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。
⑵作用：扩大基本公式的应用范围。
2. 反演规则⑴规则：对于任意一个逻辑函数式F，做如下处理：* 若把式中的运算符“ · ”换成“ + ”，“ + ” 换成“ · ”* 常量“0”换成“1”，“1”换成“0”* 原变量换成反变量，反变量换成原变量* 保持原函数的运算次序不变那么得到的新函数式称为原函数式F的反函数式。
二进制代码与格雷码相互转换
二进制代码与格雷码相互转换格雷码（Gray Code，简称G码）是典型的循环码，它是由二进制码（Binary，简称B码）导出的。
特点是序号相邻的两组代码只有一位码不同(包括头尾两组代码)，且具有循环性。
上述特点使全部码组按序循环相邻，若以循环码表示一个循环过程中按顺序发生的状态，则任何状态变化只对应有一个变量发生变化，这个特点有助于提高电路的可靠性。
电路实现：3个异或门和两个2输入数据选择器MUX，设置方式控制端M：当M = 0 时，G码→B码；当M = 1时，B码→G码。
十进制数的二进制编码在人机交互过程中，为了既满足系统中使用二进制数的要求，又适应人们使用十进制数的习惯，通常用4位二进制代码对十进制数字符号进行编码，简称为二-十进制代码，或称BCD(Binary Coded Decimal)码。
它既有二进制的形式，又有十进制的特点。
常用的BCD码有8421码、2421码和余3码3种，它们与十进制数字符号对应的编码如表1.4所示。
表1.4 常用的3种BCD码进制字符8421码2421码余3码0 0000 0000 00111 0001 0001 01002 0010 0010 01013 0011 0011 01104 0100 0100 01115 0101 1011 10006 0110 1100 10017 0111 1101 10108 1000 1110 10119 1001 1111 1100一、8421码8421码是最常用的一种有权码，其4位二进制码从高位至低位的权依次为23、22、21、20，即为8、4、2、1,故称为8421码。
按8421码编码的0～9与用4位二进制数表示的0～9完全一样，所以，8421码是一种人机联系时广泛使用的中间形式。
注意：※ 8421码中不允许出现1010～1111四种组合，因为没有十进制数字符号与其对应。
※ 十进制数字符号的8421码与相应ASCII码的低四位相同，这一特点有利于简化输入输出过程中BCD码与字符代码的转换。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
2421转余3码的多种实现方法
2421转余3码的多种实现方法1、实现2421码转换为余3码（输入不允许为非2421码），画出电路图 （1）使用74X151和逻辑门实现 （2）使用74X138和逻辑门实现（3）使用比较器(74X85)和加法器（74X283）等(例如74X157)实现（4）是否有其他实现方法，如果有请给出1.功能分析1.1转换关系表1.2真值表 十进制数 第几项 2421码 Excess-3码 x3 x2 x1 x0y3 y2 y1 y00 0 0 0 0 0 0 0 1 1 1 1 0 0 0 1 0 1 0 0 2 2 0 0 1 0 0 1 0 1 3 3 0 0 1 1 0 1 1 0 4 4 0 1 0 0 0 1 1 1 d 5 0 1 0 1 d d d d d 6 0 1 1 0 d d d d d71 11dd dd十进制数 2421码Excess-3码 x3x2x1x0y3y2 y1y00 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 1 0 1 1 1 0 0 0 6 1 1 0 0 1 0 0 1 7 1 1 0 1 1 0 1 0 8 1 1 1 0 1 0 1 1 9111111d 8 1 0 0 0 d d d dd 9 1 0 0 1 d d d dd 10 1 0 1 0 d d d d5 11 1 0 1 1 1 0 0 06 12 1 1 0 0 1 0 0 17 13 1 1 0 1 1 0 1 08 14 1 1 1 0 1 0 1 19 15 1 1 1 1 1 1 0 01.3卡诺图y3=x3y3=∑(11,12,13,14,15)y2=x3'x0+x2x1x0+x3'x2'x1y2=∑(1,2,3,4,15)y1=x3'x2'x1'x0'+x3'x 2'x1x0+x3'x2x1'x0+x3x2x1'x0'+x3x2x1x0'y1=∑(0,3,4,13,14)2.实现2.1使用74X151和逻辑门实现2.1.1实现思路74X151为8路多路复用器，有三个控制输入端，一个使能端。
数字电路第一章
脉冲信号及脉冲参数
0.9Um
Um
0.5Um
0.1Um
tr
tf
•脉冲幅度Um：脉冲波底到波顶变化最大值； •脉冲. 上升时间（脉冲前沿）tr：
脉冲波形上升沿从0.1Um上升到0.9Um所需要的时间。 •脉冲下降时间（脉冲后沿）tf：
脉冲波形下降沿从0.9Um下降到0.1Um所需的时间。 •脉冲宽度tw：脉冲波形前后沿幅度在0.5Um两点间的时间间隔。 •脉冲周期T：在周期脉冲信号中，两个相邻脉冲同相点之间的时间间 隔，有时也用频率ƒ=1/T表示单位时间内脉冲重复的次数。 •占空比q：定义为脉冲宽度与脉冲周期的比值，即：q = t w
– 8421码，2421码， – 5421码，余３码
• 格雷码（无权码）（Gray Code）
• 字符代码－ＡＳＣＩＩ码
1.1.3 码制
• 二-十进制码─ＢＣＤ码
– 用四位二进制数码表示一位十进制数的方 法称为二-十进制代码，简称ＢＣＤ码 （Binary Coded Decimal）
– 常见的ＢＣＤ码：
– 禁用码为：0000, 0001， 0010, 1101，1110, 1111
十进制 数 0 1 2 3 4 5 6 7 8 9
8421 码
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
余3码
0011 0100 0101 0110 0111 1000 1001 1010 1011 1100
模拟信号：在时间和数值上都是连续的信号，并且把 工作在模拟信号下的电子电路称作模拟电路。
数字信号：在时间和数值上都是离散的信号，并且把 工作在数字信号下的电子电路称作数字电路。
3组合逻辑电路习题解答
-.自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A 、B 表示，输出信号为比拟结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，那么Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路构造 × 。
〔√，× 〕 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未到达最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着一样的根本电路构造形式。
东师《数字电路与数字逻辑16秋在线作业2
东师《数字电路与数字逻辑16秋在线作业2东北师范⼤学东师数字电路与数字逻辑16秋在线作业2⼀、单选题（共10 道试题，共30 分。
）1. 同步时序电路和异步时序电路⽐较,其差异在于后者()A. 没有触发器B. .没有统⼀的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关正确答案：2. 在布尔逻辑中，每个逻辑变量的取值只有（）种可能。
A. 1B. 2C. 3D. 4正确答案：3. GAL的中⽂全称是（）A. 通⽤阵列逻辑B. 现场可编程门阵列C. 可编程逻辑阵列D. 可编程阵列逻辑正确答案：4. ⼀位8421BCD码计数器⾄少需要()个触发器A. 3B. 4C. 5D. 10正确答案：5. 2421码110010111110转换为⼗进制数是：()A. 26.48B. 23.84C. 65.286. 寄存器是⽤来暂存数据的()部件。
A. 物理B. 物理和逻辑C. 逻辑正确答案：7. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：8. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：9. 在使⽤多⽚DAC0832 进⾏D/A 转换，并分别输⼊数据的应⽤中，它的两极数据锁存结构可以（）A. 保证各模拟电压能同时输出B. 提⾼D/A转换速度C. 提⾼D/A 转换速度D. 增加可靠性正确答案：10. 触发器可以记忆（）位⼆值信号。
A. 1B. 2C. 4D. 8正确答案：数字电路与数字逻辑16秋在线作业2⼆、多选题（共10 道试题，共30 分。
）B. 画出表⽰该逻辑式的卡诺图C. 找出可以合并的最⼩项D. 选取化简后的乘积项。
正确答案：2. ROM的⼀般结构由哪⼏部分组成（）A. 地址译码器B. 指令译码器C. 存储矩阵D. 读出电路正确答案：3. 进程语句的组成部分有（）A. 敏感表B. 进程C. 结束D. 实体正确答案：4. PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）A. 全局时钟结构B. I/O单元C. 输出使能结构D. 输出布线池结构正确答案：5. 为了消除电平异步时序电路中反馈回路间的临界竞争，状态编码时通常采⽤( )的⽅法。
8421的解法
8421的解法
8421是一种编码方法，也称为BCD编码。
它将十进制数转换为由四个数字组成的二进制数，每个数字的权值分别是1、4、16、64。
下面是8421编码的解法：
1. 将要转换的十进制数除以10，得到商和余数。
2. 将商作为第一位数字，余数作为第二位数字，用二进制表示，并将每个数字的权值表示为1、4、16、64。
3. 重复步骤2，直到商为0为止。
4. 得到的结果就是8421编码的表示形式。
例如，将十进制数23转换为8421编码：
1. 23除以10得到2余3。
2. 将2作为第一位数字，3作为第二位数字，用二进制表示为1010，表示权值为1、4、16、64的数字分别为0、1、0、1。
3. 重复步骤2，直到商为0为止，得到的8421编码为10101001。
因此，十进制数23的8421编码为10101001。
第1页/ 共1页。
铜陵学院 数字电子技术第9章习题解答
铜陵学院 数字电子技术 石建平第9章习题解答题9-1 存储器和寄存器在电路结构和工作原理上有什么不同？解：虽然存储器和寄存器都是用于存储信息的，但是它们的结构和工作方式是不同的。
寄存器电路结构的特点是每个存储单元的输入和输出都接到一个引脚上，可以直接与外电路连接。
由于制作工艺的限制，集成电路的引脚数目不可能增加的太多，所以每个寄存器的集成电路里包含的存储单元数目不会太大。
可见，寄存器的电路结构形式无法实现大量数据的存储。
存储器电路结构的特点则是采用了公用的输入/输出电路，只有被输入地址代码指定的存储单元才能通过输入/输出电路与外电路交换数据。
因此，就可以在不增加输入/输出引脚的条件下大量增加集成电路内部的存储单元，制成大存储容量的存储器芯片。
存储器的写入和读出操作就不像寄存器那样简单而直接。
首先要输入指定地址的代码，经过地址译码器译码后找到对应的存储单元，然后才能对指定的存储单元进行写入或读出操作。
题9-2 某台计算机的内部存储器有32位的地址线，16位的并行数据输入/输出端，试计算它的最大存储容量是多少?解：地址线有32位，则其地址单元个数为232个，有16位的并行数据输入/输出端，则其每个单元位数为16位，所以其最大存储容量为232×16位=68.7×109位=68.7G 位。
题9-3 若存储器的容量为512K×8位，则地址代码应取几位？解：由于地址代码应当有512×103个，所以若取n 位地址代码，则应满足312512102n n -≥⨯〉，故应取n=19。
题9-4 ROM 的存储矩阵是如何构成的？怎样表示它的存储容量？解：ROM 的存储矩阵是由纵横两组平行线的交叉点上设置一定的存储元件（二极管或三极管）构成的。
有元件处表示存放数字“1”，无元件处表示存放数字“0”，一旦固定，存储内容不可修改，只能读出。
ROM 的存储容量是字数和位数的乘积：N×M ，其中M 为位线数，N 是字线数在ROM 中它们分别是纵线和横线。
2421转余3码的多种实现方法
2421转余3码的多种实现方法
通过计算机程序实现2421转余3码主要有以下几种方法：
1.通过除法和取余运算：
这种方法是最简单的方法，可以通过不断进行除法和取余操作，将2421转为余3码。
具体操作如下：
-将2421不断除以4，直到商为0，得到的余数序列即为余3码的逆序。
例如，2421除以4的商为605，余数为1，所以第一个余数为1 -继续将商继续除以4，得到的余数序列即为余3码的逆序。
例如，605除以4的商为151，余数为1，所以第二个余数为1
-重复以上步骤，直到商为0，得到的逆序序列即为余3码。
例如，最后得到的逆序序列为1101，将其反转得到余3码为1011
2.通过二进制转换：
这种方法将2421转为二进制，再将二进制转为余3码。
具体操作如下：
3.通过查表法：
这种方法事先建立一个查表，将2421的各个数位对应的余3码保存在表中，通过表查找来实现2421转余3码。
具体操作如下：
-建立一个含有0到9的十个元素的数组，数组中的元素分别对应0到9的余3码。
-将2421的各个数位对应的余3码保存在数组中。
例如，2对应的余3码是+1，4对应的余3码是-1，2对应的余3码是-10，1对应的余3码是+1
-遍历2421的各位数字，根据数组中保存的余3码，得到对应的余3码序列。
需要注意的是，余3码有多种表示方法，可以根据实际需求和具体情况选择合适的转换方法。
以上是三种常见的实现方法，通过这些方法可以实现2421转余3码。
2421码是什么意思
2421码是什么意思
2421码用4位二进制数来表示1位十进制数中的0到9这10个数码，是一种二进制的数字编码形式，即通常的十进制转化为二进制对应的一种码。
二进制编码的十进制数（BinaryCodeDecimal，BCD）。
通常采用4位二进制数来表示一位十进制数中的0到9这十个数。
这种编码可以使二进制和十进制之间的转换得以快速进行。
但是二进制数可以组合出16种代码，故必有6种为冗余状态。
将十进制的数转换成bcd码必须要先装换成二进制。
它是一种无权码，实在8421码的基础上加上（0011）形成的，即是8421码加上3，有上溢出和下溢出的空间。
8421BCD码、格雷码、余3码编码方法
8421BCD码、格雷码、余3码编码方法
数字系统只能识别0和1两种不同的状态，只能识别二进制数。
实际传递和处理的信息很复杂，因此为了能使二进制数码表示更多、更复杂的信息，把0、1按一定的规律编制在一起表示信息，这个过程称为编码。
最常见的编码为二-十进制编码。
所谓二十进制编码是用4位二进制数表示0～9的10个十进制数，也称BCD码。
常见的BCD码有8421码、格雷(Gray)码、余3码、5421码、2421码等编码。
其中8421码、5421码和2421码为有权码，其余为无权码。
1．8421BCD码
8421BCD码是最常用的BCD码，为有权码，各位的权从左到右为8、4、2、1。
在8421BCD 码中利用4位二进制数的16种组合0000～1111 中的前10种组合0000～1001 代表十进制数的0～9，后6种组合1010～1111为无效码。
例：把十进制数78表示为8421BCD码的形式。
解：(78)10＝(0111 1000)8421
(78)10＝(1010 1011)5421
(78)10＝(1101 1110)2421
2．格雷码(Gray)
格雷码最基本的特性是任何相邻的代码间仅有一位数码不同。
在信息传输过程中，若计数电路按格雷码计数时，每次状态更新仅有一位发生变化，因此减少了出错的可能性。
格雷码为无权码。
3．余3码
因余3码是将8421BCD码的每组加上0011(即十进制数3)即比它所代表的十进制数多3，因此称为余3码。
余3码的另一特性是0与9、1和8等互为反码。
万里学院-数字电子技术基础-第四章习题及参考答案
第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D 触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP 脉冲及D 作用下，画出Q 0、Q 1的波形。
设触发器的初始状态为Q 0 =0，Q 1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表； （2）画出电路的状态图；（3）画出CP 作用下Q 0、Q 1、Q 2的波形图； （4）说明电路的逻辑功能。
1图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程； （2）画出Q 1Q 0的状态转换图； （3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
3组合逻辑电路习题解答79304
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
四位2421码转余三码方法
数电第二次讨论
二、设计四位2421码转四位余三码的电路
（1）要求用最小成本和最小风险两种方法设计该电路，列出真值表，化简卡诺图，写出表达式，并画出电路。
（提示：两种方法的区别在于：对没有出现的输入（无关项），输出应该怎么确定？如果无关项对应的输出取任意值d，并且在化简卡诺图的时候根据需求使用了某些d项，此时设计方法为最小代价法（也叫最小成本法）；如果d项不参与卡诺图化简，此方法为最小风险法））（2）由设计好的电路重新列出真值表，比较此时的真值表或卡诺图与化简前的原始真值表或卡诺图有何异同，请解释不同的原因
答：
（1）.原始真值表：
①用无关项d,最小成本法卡诺图化简：
①用无关项d,最小成本法画出电路图：
②采用无关项，最小风险法卡诺图化简：
③采用无关项，最小风险法
画出电路图:
（2）
真值表：（采用无关项，最小成本法）
①用无关项d,最小成本法：
化简后的卡诺图：
Y2=A’D+A’C+A’B+BCD
Y3=A’C’D+A’CD+AC’D+ACD’Y1=A
Y4=D’
（2）
真值表：（不采用无关项，最小风险法）
②采用无关项，最小风险法
化简后的卡诺图：
Y1=AB+ACD
Y3=A’C’D’+ABC’D+ABCD’+A’B’CD
Y4=A’B’D’+A’C’D’+ABD’
不同的原因：
（1）无关项d在进行卡诺图运算时根据其位置填入1或0，并写出相应的真值表。
（2）若不采用无关项d则电路所需的器件更多，电路更复杂。
不同的方法设计的电路图不同，真值表和卡诺图可能不同。
同一设计方法若卡诺图化简时的括圈方式不同，则化简表达式不同，电路图不同，从而真值表也可能不相同。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电第二次讨论
二、设计四位2421码转四位余三码的电路
（1）要求用最小成本和最小风险两种方法设计该电路，列出真值表，化简卡诺图，写出表达式，并画出电路。
（提示：两种方法的区别在于：对没有出现的输入（无关项），输出应该怎么确定？如果无关项对应的输出取任意值d，并且在化简卡诺图的时候根据需求使用了某些d项，此时设计方法为最小代价法（也叫最小成本法）；如果d项不参与卡诺图化简，此方法为最小风险法））
（2）由设计好的电路重新列出真值表，比较此时的真值表或卡诺图与化简前的原始真值表或卡诺图有何异同，请解释不同的原因
答：
（1）.原始真值表：
①用无关项d,最小成本法卡诺图化简：
①用无关项d,最小成本法画出电路图：
②采用无关项，最小风险法卡诺图化简：
③采用无关项，最小风险法
画出电路图:
（2）
真值表：（采用无关项，最小成本法）
①用无关项d,最小成本法：
化简后的卡诺图：
Y2=A’D+A’C+A’B+BCD
Y3=A’C’D+A’CD+AC’D+ACD’
Y4=D’
（2）
真值表：（不采用无关项，最小风险法）
②采用无关项，最小风险法
化简后的卡诺图：
Y1=AB+ACD
Y3=A’C’D’+ABC’D+ABCD’+A’B’CD
Y4=A’B’D’+A’C’D’+ABD’
不同的原因：
（1）无关项d在进行卡诺图运算时根据其位置填入1或0，并写出相应的真值表。
（2）若不采用无关项d则电路所需的器件更多，电路更复杂。
不同的方法设计的电路图不同，真值表和卡诺图可能不同。
同一设计方法若卡诺图化简时的括圈方式不同，则化简表达式不同，电路图不同，从而真值表也可能不相同。
（注：可编辑下载，若有不当之处，请指正，谢谢!）。