Cyclone II系列FPGA配置手册

1、AS模式下配置一个Cyclone II 系列FPGA： ................................................6 2、AS模式下多器件配置 ...................................................................9 3、同一个配置数据配置多个器件 ..........................................................10 4、估算AS配置时间 ......................................................................12 5、串行配置器件的编程 ..................................................................12
用表 4-2 的值只是为了在设计之前大致的估计配置文件的大小。不同的配置文件格式的大小并 不一样，但即使是不同款的设计软件，只要目标器件一定的情况下，那么它编译的无压缩配置文件
4
大小是固定的；而压缩过的文件大小在每次编译时都有所改变，这是由设计时的压缩比例来决定。
第四节、配置数据压缩
Cyclone II 器件支持配置数据的压缩，这能节省配置数据存储的空间以及配置时间。这个特 性使得设计者能够将压缩过的配置数据存储在配置芯片或者其他的存储器（Flash）中，并且传送 的也是压缩过的数据流文件。在配置期间，Cyclone II 器件实时解压这些数据流并且将其配置到 SRAM 单元中。数据压缩能使得配置数据减小 35%---55%左右。 需要注意的是，Cyclone II 器件不支持在 JTAG 模式下的配置数据流的解压缩，只能在 AS 及 PS 模式下进行。 尽管压缩算法一样，但 Cyclone II 器件与增强配置器件（EPC4、EPC8、EPC16）的解压缩特性 却不一样，在增强配置器件中存储的压缩数据在传送给 Cyclone II 器件之前就进行解压缩了。 在 PS 模式下，为了减少配置时间，用户可以使用 Cyclone II 器件的解压特性而发送压缩过的 配置数据进行器件配置。需要注意的是在使用增强配置器件的时候，用户不能同时使用 Cyclone II 和增强配置器件的解压特性。 （在这里要用实例说明，也可能需要演示） 当然也可以在 AS 模式下，使用 Cyclone II 器件的解压特性进行配置，但这个时候用户存放配 置数据的是串行配置器件（EPCS1、EPCS4、EPCS16 or EPCS64） 。 当用户使能了压缩功能，Quartus II 软件就会产生压缩过的配置数据文件。这个压缩文件能够 减少数据在配置器件或 Flash（这种需要协控制器）中存放的空间，当然也能减少配置过程所花费 的时间（可以想出为什么会） 。 有两种方法能够使能 Cyclone II 器件配置数据的压缩：一种是在编译之前（在编译设置中） ， 另一种是在编译后（在转换配置文件格式下）（在这里打开 Quartus II 软件演示一下）在此介绍 。 一下后者的基本步骤： 1. 在 File 下拉菜单中点击 Convert Programming Files； 2. 选择编成文件类型。只有 Programmer Object File(.pof)、SRAM HEXOUT(.hexout)、Raw Binary File（.rbf） 、Tabular Text File（.ttf）支持数据压缩； 3. 如果是产生.pof，则需要选择器件； （增强配置器件还可以进行设置） 4. 选择 Add File 增加.sof 文件； 5. 选中加入的.sof 文件，点击 Properties； 6. 选中 Compression 选框。 当用户对多个 Cyclone II 器件进行配置时，配置数据压缩同样也可以针对每个器件进行选择。 在下图 4-2 中，在配置链路上有两个 Cyclone II 器件，如果第一个 Cyclone II FPGA 使用了压缩 使能，那么它会从配置器件中接收到压缩过的配置数据；而第二个 Cyclone II FPGA 没有使用数据 压缩，那么它将接收到非压缩的配置数据流文件。 （在后面章节会详细简述多器件配置问题）
第十节：使用 Flash 配置 Cyclone II 器件： ………………………………………………… 第十一节：配置调试及调试技巧： ………………………………………………………………
1、可靠性配置问题： ………………………………………………………………………… 2、板子 Layout 技巧： ……………………………………………………………………… 3、调试建议： …………………………………………………………………………………
第二节、Cyclone II器件配置概述：
用户可以使用 AS、PS 和 JTAG 模式配置 Cyclone II 系列 FPGA。选择何种配置方式取决于 MSEL 管脚的电平状态，请参照表 4-1。 表 4-1 Cyclone II 配置模式 配置模式 AS（20MHz） PS Fast AS（40MHz） JTAG MSEL1 0 0 1 * MSEL0 0 1 0 * 描述 使用串行配置器件（EPCS1、EPCS4、 EPCS16 或 EPCS64） 使用增强配置器件 （EPC1、 EPC2、 EPC4、 EPC8 或 EPC16）或者是微机加上电缆 同 AS 模式 下载电缆和微机（外部控制器）
5
图 4-2
压缩或不压缩配置数据的配置
第五节、AS 模式：
在 AS 配置模式下，要使用串行配置器件来配置 Cyclone II 系列 FPGA，这些配置器件是低成 本、非易失性设备，只有 4 个信号接口，这些优良特性使其成为理想的低成本配置解决方案。 这种器件使用串行接口来传送串行数据。在配置时，Cyclone II 系列 FPGA 通过串行接口读取 配置数据或经过压缩的数据来配置内部的逻辑单元。这种由 FPGA 来控制外部器件的配置方式就是 主动串行模式（Active serial） ，而有外部设备（如 PC 机，或其他设备）控制 FPGA 进行配置的方 式称为被动串行模式（Passive serial） 。 表 4-3 列出了 AS 配置模式时，MESL 的管脚状态。 表 4-3 Cyclone II 器件配置模式选择 配置模式 AS（20MHz） Fast AS(40MHz) MSEL1 0 1 MSEL0 0 0
第三节、配置文件格式
表 4-2 列出了几个 Cyclone II 系列器件的没有压缩过的配置文件的大小（近似值） 。如果要计 算多器件配置时的配置数据的存储空间，可以将相应的值相加。 表 4-2 Cyclone II 器件的.rbf 文件大小（Raw Binary File） 器件 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 数据大小（Bits） 1,265,792 1,983,536 3,892,496 6,858,656 9,963,392 14,319,216 数据大小（Bytes） 152,998 247,974 486,526 857,332 1,245,424 1,789,902
第七节、JTAG配置模式： ......................................................... 23
第八节：Cyclone II 器件配置管脚简介: 第九节：总结:
………………………………………………………
……………………………………………………………………………………
2
目录
目录 ............................................................................ 3 第一节、本文介绍： .............................................................. 4 第二节、Cyclone II器件配置概述： ................................................ 4 第三节、配置文件格式 ............................................................ 4 第四节、配置数据压缩 ............................................................ 5 第五节、AS 模式： ............................................................... 6
3
第一节、本文介绍：
由于 Cyclone II 系列器件是用易失性的 SRAM 结构单元来存储配置数据的，所以在每次系统上 电时都要进行重配置。用户可以使用 DCLK 频率高达 40MHz 的 AS（主动串行）模式、PS（被动串行） 模式或是 JTAG 对 FPGA 器件进行配置操作。另外，为了减小存储需求和配置时间，Cyclone II 系列 器件能够使用压缩数据进行配置。 本文的目的是让用户了解 Cyclone II 器件的配置特点，让用户掌握如何使用 Cyclone II 器件 所支持的配置方式对此系列 FPGA 进行配置。同时，也会介绍配置管脚的使用及配置文件的格式等 相关信息。
Cyclone II 系列器件配置手册
--硬件设计培训使用手册
Rev. 0.1
Author Tenglong
Date 2007-1-24
Description First D要面向硬件设计、调试工程师；FPGA 的软、硬件工程师同等
条件培训。但作为 FPGA 硬件设计工程师对本文档中涉及的内容要了如指掌，此为 FPGA 硬件设计工 程师必备手册；当然软件设计人员也要比较熟悉这部分内容。 本文档是培训人员使用手册，其中使用粉红色标记的地方为学员不可见部分，需要培训人员作 详细讲解。本文档培训时间大致为 2 到 3 个小时。