时序逻辑电路(
时序逻辑电路
0
n +1 Q2n+1 = 1不变,Q11 ↑ 0 0 不变 1 = 1, 0 0,不变 Q ↑ 2 n +1 n +1 0不变Q ↑ 1 = 1,, 0 0 Q1 = 1不变Q 00 ↑ 1 1 1 n +1 n +1 0 0 CP ↑ 0 Q0 = 1 = 1,,CP ↑
1 1 0 0 1 1
Q2
Q0
Q1
Q2
1
时钟方程： 输出方程：
CP2 = CP = CP0 = CP 1
同步时序电路的时钟 方程可省去不写。
写 方 程 式
Y =Q Q
n 1
n 2
输出仅与电路现态有关，为 穆尔型时序电路。
J 2 = Q1n n 驱动方程： J1 = Q0 J 0 = Q2n
K2 = Q
J1 = Q0n 、 K1 = Q2n Q0n J2 = Q Q
n 1 n 0 、
Q
5
n +1
= JQ + K Q
n
& FF0 1 1J C1 1K
n
K2 = Q
n 1
& FF1 1J C1 1K & Q1 Q1 FF2 & 1J C1 1K Y Q2 Q2
电 路 图
Q0 Q0
CP
6
检查电路能否自启动
D触发器的特性方程：
Q
n +1
=D
Q1上升沿时刻有效 Q 0上升沿时刻有效 CP上升沿时刻有效
将各触发器的驱动方程代入，即得电路的状态方程：
n Q2 +1 = D2 = Q2n n +1 Q1 = D1 = Q1n n +1 Q0 = D0 = Q0n
时序逻辑电路
时序逻辑电路时序逻辑电路是一种在电子数字电路领域中应用广泛的重要概念，它主要用于解决电路中的时序问题，如时钟同步问题、时序逻辑分析等。
本文将详细介绍时序逻辑电路的基础概念、工作原理以及应用。
一、时序逻辑电路的基础概念1、时序逻辑和组合逻辑的区别组合逻辑电路是一类基于组合逻辑门的电路，其输出仅取决于输入信号的当前状态，不受先前的输入状态所影响。
而时序逻辑电路的输出则受到先前输入信号状态的影响。
2、时序逻辑电路的组成时序逻辑电路通常由时钟、触发器、寄存器等组成。
时钟信号被用于同步电路中的各个部分，触发器将输入信号存储在内部状态中，并在时钟信号的作用下用来更新输出状态。
寄存器则是一种特殊类型的触发器，它能够存储多个位的数据。
3、时序逻辑电路的分类根据时序逻辑电路的时序模型，可将其分为同步和异步电路。
同步电路按照时钟信号的周期性工作，这意味着电路通过提供时钟信号来同步所有操作，而操作仅在时钟上升沿或下降沿时才能发生。
异步电路不同，它不依赖时钟信号或时钟信号的上升和下降沿，所以在一次操作完成之前，下一次操作可能已经开始了。
二、时序逻辑电路的工作原理时序逻辑电路的主要工作原理基于触发器的行为和时钟电路的同步机制。
在时序逻辑电路中使用了一些触发器来存储电路状态，待时钟信号到达时更新输出。
时钟信号提供了同步的机制，确保电路中所有部分在时钟信号到达时同时工作。
触发器的基本工作原理是将输入信号存储到内部状态中，并在时钟信号的作用下，用来更新输出状态。
时钟信号的边沿触发触发器，即在上升沿或下降沿时触发触发器状态的更新。
这意味着在更新之前，电路的状态保持不变。
三、时序逻辑电路的应用1、时序电路在计算机系统中的应用时序逻辑电路在计算机系统中有着广泛的应用。
例如，计算机中的时钟信号可用来同步处理器、主存储器和其他外设间的工作。
此外，电路中的寄存器和触发器也被用于存储和更新信息，这些信息可以是计算机程序中的指令、运算结果或其他数据。
时序逻辑电路名词解释
时序逻辑电路名词解释一、时序逻辑电路名词解释所谓时序电路，是指各个元器件的时间参数与电路的工作状态之间存在着有机联系的电路。
可以用分立元件组成的各种实用电路来模拟电子电路中常见的时序关系。
二、时序逻辑电路的组成和特点1。
多谐振荡器：根据周期性排列的规律，在每个周期内有个谐振点，并按此排列规律而形成的多谐振荡器称为多谐振荡器。
2。
由“多谐振荡器”构成的电路：根据“多谐振荡器”的特点，利用与非门和或非门将“多谐振荡器”接成不同的电路。
3。
“石英晶体振荡器”的特点： 1）稳定性高； 2）频率特性好；3）工作范围宽； 4）石英晶体发生器电路的简化。
石英晶体振荡器包括下面几部分：输入回路、反馈网络、放大器、振荡电路及整流、滤波、稳压电路等。
石英晶体振荡器是利用单片石英晶体调节某些电容，使它的电压与频率跟随变化，从而产生出变化的电信号。
为了提高石英晶体振荡器的品质因数，要求负载电阻R_0和电容c_0较小。
4。
存储器： 1）存储器有存储信息的功能，只需少量电能就能保持所存储的信息。
它主要由存储单元和控制单元两部分组成。
2）用单一的半导体材料制成，具有记忆功能。
3）结构简单，体积小。
4）需要电源激励工作。
5）只读存储器。
4。
集成逻辑电路：是一种由许多单独的半导体器件组成的具有专门功能的集成电路。
这些半导体器件包括：门电路、触发器、存储器和微处理器。
1）复合逻辑电路：由“触发器”和“门电路”组成的一种逻辑电路。
2） TTL电路：由双极型三极管和逻辑门构成的一种逻辑电路。
3） CMOS电路：由双极型三极管和逻辑门构成的一种逻辑电路。
4） MIS电路：由“双极型三极管”和“逻辑门”构成的一种逻辑电路。
5）混合逻辑电路：由“门电路”和“触发器”构成的一种逻辑电路。
6） TTL电路加上高阻器后称为TTL集成逻辑电路。
7）将两个或更多的TTL电路加上高阻器后称为TTL门电路。
8）将两个或更多的CMOS电路加上高阻器后称为CMOS集成逻辑电路。
第4章 时序逻辑电路
建立时间tsetup：输入信号D在时钟边沿到达前需稳定的时间
保持时间thold ：输入信号D在时钟边沿到达后需继续稳定的时间
20
2.4 D触发器
带使能端的D触发器：通过使能端EN信号来控制是否在时钟信号的触
发边沿进行数据的存储。
2选1
多路复用器
EN有效（=1） 选择外部D输入
EN无效（=0） 保持触发器当前的输出
D锁存器状态表、状态图和特征方程
状态转移表
D
Q*
0
1
0
1
D锁存器的时序图
特征方程：Q* = D（C=1）
状态图
D=1
D=0
0
1
D=1
D=0
D
C
Q
18
2.4 D触发器
由一对主、从D锁存器构成
主
D触发器符号
CLK
从
主锁存器
从锁存器
L
写入
不变
上升沿
锁存
开始写入
H
不变
写入
从锁存器只在时钟CLK的上升沿到来时采样主锁存器的输出QM的
• 输出逻辑模块G ：输出函数（现态和外部输入的逻辑函数）
Mealy型：输出依赖于当前状态和当前输入信号
Moore型：输出仅依赖于当前状态，和当前输入信号无关
输出=G(现态,输入)
标准脉冲信号
属于Mealy型时序逻辑电路
6
1.2 时序逻辑电路基本结构
Moore型：输出信号仅依赖于当前状态。
输出=G(现态)
在置位态下，若R输入变为高电平，则经过两级门延迟变为复位态
时序逻辑电路
输出 F
0 0 0 0 0 1 0 1
/0
100
/0 /0
011
正常情况下，触发器状态在000～101循环， 但若由于干扰使电路的状态为110或111， 也可以在1、2个时钟后回到以上的主循环。
这称为电路具有自启动能力
例2.2
分析图示时序逻辑电路
解：状态表的另一种形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
0 0 0
0
可见，每来一个CP脉冲触发器作加1计算，每6个脉冲一个循环，所以这是一个6进 制加法计数器。
例2.2
分析图示时序逻辑电路
解：状态表的另一种 形式：
CP
0 1
Q3 Q2 Q1
0 0 0 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1
F
0 0 0 0 0 1
画时序图：
CP Q1 Q2 Q3
J1 X J 2 XQ 1 K 1 XQ 2 K2 X
Q
n 1
JQ
n
KQn
得到各触发器的次态方程：
Q Q
n 1 1 n 1 2
X Q 1 XQ 2 Q 1 X Q 2 Q 1 XQ 2
例2.4
ቤተ መጻሕፍቲ ባይዱ
分析图示时序逻辑电路
Q Q
输入
X 0 0 0 0 1 1 1
时序逻辑电路
1 2 3 4 5 6 时序逻辑电路的基本概念 时序逻辑电路的分析 同步时序电路的设计 计数器 寄存器 算法状态机
时序逻辑电路
数字电路分为 1. 组合电路： 2. 时序电路：
电路在某一给定时刻的输出 还取决于前一时刻电路的状态
名词解释时序逻辑电路
时序逻辑电路介绍时序逻辑电路是现代电子技术中非常重要的一部分，它在数字电子系统中起着至关重要的作用。
本文将深入探讨时序逻辑电路的定义、原理、应用以及设计方法。
什么是时序逻辑电路时序逻辑电路是一种根据输入信号和时钟信号的状态改变来控制输出的电路。
它是由触发器和组合逻辑电路组成的。
触发器是一种具有两个稳定状态（SET和RESET）的多稳态器件，它存储并传递信息。
组合逻辑电路是由逻辑门构成的，用于根据输入信号产生输出信号。
时序逻辑电路的原理时序逻辑电路的行为取决于触发器的状态和输入信号的变化。
触发器的状态可以通过时钟信号进行改变，时钟信号非常重要，因为它将输入信号的改变与触发器的状态转换参数分离开来。
触发器的状态变化遵循一定的时钟信号规律。
比如，典型的触发器有边沿触发器和电平触发器。
前者在时钟的上升沿或下降沿发生状态变化，而后者在时钟的高电平或低电平期间保持状态。
这种状态变化和输入信号的改变相结合，可以实现各种复杂的逻辑功能。
时序逻辑电路的应用时序逻辑电路广泛应用于数字电子系统中，如计算机、通信系统、控制系统等等。
以下是一些常见的应用场景：时钟分频器时序逻辑电路可用于实现时钟分频器，将高频率的时钟信号分频为低频率的信号。
这在很多数字系统中是必需的，例如将高速输入信号转换为适合处理的低速信号。
计数器是一种常见的时序逻辑电路，它用于对输入信号进行计数。
它可以根据时钟信号和触发器的状态，实现二进制、十进制等不同进制的计数。
状态机状态机是一种基于时序逻辑电路的控制器，用于对系统状态的转换和控制。
它可以根据输入信号和当前状态来确定下一状态和输出信号。
状态机广泛应用于数字控制系统、通信系统、自动化系统等领域。
存储器时序逻辑电路可用于构建各种类型的存储器，如寄存器、RAM（Random Access Memory）以及ROM（Read-Only Memory）。
这些存储器用于存储和读取数据，是计算机系统中必不可少的组成部分。
时序逻辑电路
3 ． 异步减 法计 数器
（1）3位递减计数器的状态
（2）电路组成
二 、 十进制计数器
十进制递减计数器的状态
1．电路组成
异步十进制加法计数器
2．工作原理
（1）计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完 全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。 （2）第10个计数脉冲到来后，此时计数器状态恢复为0000，跳过了1010~1111 的6个状态，从而实现842lBCD码十进制递增计数的功能。
④ 最 高 位 触 发 器 FF 3 是 在 Q 0 、 Q 1 、 Q 2 同 时 为 1 时 触 发 翻 转 ， 即 FF 0 ～ FF 2 原均为 1 ，作加 l 计数时，产生进位使 FF 3 翻转为 l 。
（2）电路组成
4位二进制同步加法计数器逻辑图
工
程
应
用
计数不正常的故障检测 第一步，先查工作电源是否正常；第二步，检查触 发器的复位端是否被长置成复位状态；第三步，用示波器观测计数脉冲是否加到 了触发器的CP端；第四步，替换触发器，以确定集成电路是否损坏。
第二节 计数器
在数字系统中，能统计输入脉冲个数的电路称为计数器。
一 、二进 制计 数器 1 ． 异步二 进制 加法计 数器
每输入一个脉冲，就进行一次加 1 运算的计数器称为加法 计数器，也称为递增计数器。 4 个 JK 触发器构成的异步加 法计数器如下图所示。
图中 FF 0 为最低位触发器，其控制端 C l 接收输入脉冲，输 出信号 Q 0 作为触发器 FF 1 的 CP ， Q 1 作为触发器 FF 2 的 CP ， Q 2 作为 FF 3 的 CP 。各触发器的 J 、 K 端均悬空，相当于 J = K =1 ，处于计数状态。各触发器接收负跳变脉冲信号时 状态就翻转，它的时序图见下图。
时序逻辑电路
则，称为异步时序逻辑电路。
2
1.1 时序逻辑电路的分析
时序逻辑电路分析步骤为 根据电路，写出每个触发器的驱动方程（即触发器输入端逻辑函数表
达式）、电路的输出方程、每个触发器的时钟方程（即CP脉冲逻辑 函数表达式），如果是同步时序逻辑电路则可不写时钟方程。 将各触发器的驱动方程代入相应触发器的特性方程，得到各触发器的 状态方程（即各触发器次态 Qn1 的逻辑函数表达式）。 根据状态方程和输出方程，列出逻辑状态转换真值表或画出状态转换 图或画出时序波形图，以直观地反映该时序逻辑电路的状态变化规律。 若电路存在着无效状态（即电路未使用的状态），应检查电路能否自 启动。 文字叙述该时序逻辑电路的逻辑功能。
74LS192、74LS290等。现以74LS161为例，介绍其功能特点及
其应用。
74LS161为集成四位同步二进制加法计数器，其引脚图和逻辑
符号如图1.12所示。
11
4
2. 移位寄存器
移位寄存器除具有寄存数码的功能外还具有移位的功能。移位
功能是指在移位脉冲作用下使寄存器所存放的数码向左或向右逐位移
动。通过对数码的移位，可以实现数据的串行－并行的相互转换、数
值的运算及数据处理等。
5
1.3 计数器
数字电路中使用最多的时序逻辑电路就是计数器。计数器的应
用十分广泛，不仅能用于记录时钟脉冲的个数，还可用于分频、定时、
出C为进位信号。
7
该计数器的状态转换表如表1.5所示。
8
该三位二进制加法计数器的时序波形图如图1.8所示。
9
2. 十进制计数器
在十进制计数器中，广泛采用的是用四位二进制数表示一位十
进制数，即用四位二进制计数器构成一位十进制计数器，通常也称这
时序逻辑电路
时序逻辑电路时序逻辑电路是数字电路中的一种重要设计方式，也是现代计算机和数字系统的核心组成部分之一。
它通过存储当前状态以及根据特定的输入信号进行状态转换来实现特定的功能。
在本文中，我们将详细介绍时序逻辑电路的工作原理、设计方法以及常见的应用场景。
工作原理时序逻辑电路的工作原理基于状态机理论。
状态机是指由一组状态和状态转移函数组成的抽象数学模型，用于描述系统在不同状态下的行为和转移关系。
在数字电路中，可以通过使用触发器、计数器等元件来实现状态机的功能。
在一个典型的时序逻辑电路中，状态转移发生在时钟信号的上升沿、下降沿或信号延迟后，也就是说状态转移的时机是由时钟信号控制的。
这种工作原理使时序逻辑电路具有高度的可控性和可预测性，可以确保状态转移的准确性和时序正确性。
设计方法时序逻辑电路的设计方法基本上可以分为两种类型：同步设计和异步设计。
同步设计是指以时钟信号为主导，采用同步触发器等元件实现状态机的转移。
异步设计则是指无时钟信号或者时钟信号不是主导的设计方式，采用异步触发器等元件实现状态机的转移。
在进行时序逻辑电路的设计时，需要根据具体的需求选择不同的设计方法，并合理选择元件、时钟信号频率等参数。
此外，在设计过程中同时要考虑到时序正确性、可靠性、功耗等因素，以确保设计出的电路能够满足实际应用中的需求。
应用场景由于时序逻辑电路具有高度的可控性和可预测性，以及快速的状态转移速度等特点，因此在数字电路中得到了广泛的应用。
以下是时序逻辑电路常见的应用场景：计数器计数器是一种常见的时序逻辑电路，可以通过状态机的方式来实现二进制、十进制或其他进制数的计数功能。
计数器在编码器、分频器、时序生成器等应用中得到了广泛的应用。
时序生成器时序生成器是指能够生成精确时序脉冲、时序信号的一类电路。
它可以通过使用状态机的方式来生成各种复杂的时序信号，并被应用于数字信号处理、通信、图像处理等领域。
控制器控制器是一种具有时序控制功能的电路，可以通过状态机的方式来实现对系统的控制和管理。
时序逻辑电路的定义
时序逻辑电路的定义时序逻辑电路是一种基于时钟信号进行操作的电路，它根据输入信号的状态变化和时钟信号的边沿触发，在特定的时刻产生相应的输出信号。
时序逻辑电路在数字系统设计中起着重要的作用，它能够实现复杂的计算、存储和控制功能。
本文将从时序逻辑电路的基本概念、设计原则和应用范围等方面进行详细介绍。
一、时序逻辑电路的基本概念时序逻辑电路由触发器、计数器、状态机等基本元件组成。
触发器是最基本的时序逻辑电路元件，它能够存储一个比特的信息，并在时钟信号的作用下按照一定的规则进行状态转换。
计数器是一种特殊的触发器，它能够根据时钟信号的边沿触发，在每个时钟周期内对计数器的值进行加一或减一的操作。
状态机是由一组触发器和组合逻辑电路组成的复杂时序逻辑电路，它能够根据输入信号的变化和时钟信号的触发，在不同的状态之间进行切换，并产生相应的输出信号。
二、时序逻辑电路的设计原则时序逻辑电路的设计需要遵循以下原则：1. 合理选择触发器类型：触发器有很多种类型，如D触发器、JK 触发器、T触发器等。
在选择触发器类型时，需要考虑电路的功能需求、时钟频率和面积等因素，并综合考虑时序逻辑电路的性能和成本等因素。
2. 确定时钟信号：时序逻辑电路的运行是基于时钟信号的，因此选择合适的时钟信号是非常重要的。
时钟信号的频率和占空比需要根据电路的工作频率和响应时间进行合理的设计，以确保电路的稳定性和可靠性。
3. 确定状态转换规则：状态转换规则是时序逻辑电路的关键，它决定了电路在不同状态之间如何切换，并产生相应的输出信号。
在确定状态转换规则时，需要考虑输入信号的变化和时钟信号的触发，以确保电路能够正确地响应输入信号的变化。
4. 进行时序分析和优化：时序逻辑电路的设计需要进行时序分析和优化，以确保电路的正确性和性能。
时序分析主要包括时序约束分析和时序验证，通过对电路的传输延迟、时钟频率和时序关系等进行分析，以确保电路的稳定性和可靠性。
时序优化主要包括时钟树优化、时序合并和时序缩减等，通过对电路的布局、时钟分配和时序逻辑优化，以提高电路的性能和可靠性。
时序逻辑电路
第6章 时序逻辑电路
20
2）列出电路的状态方程
J1 Q3 K1 1 CP CP 1 J 2 K 2 1 CP2 Q1 J 3 Q1Q2 K 3 1 CP3 CP
Q
n 1
J Q KQ
n
n
Q1n 1 Q1 Q3 n 1 Q2 Q2 n 1 Q3 Q1Q2 Q3
第6章 时序逻辑电路 46
（3）减法计数器 由此得出规律，若用T触发
74LS194
CR DSR D0 D1 D2 D3 DSLGND
5V 1
第6章 时序逻辑电路
SB
清零
34
6.3.2 计数器
计数器是数字系统中使用最多的时序电路。
功能：计算输入脉冲CP的个数；
应用：计数、分频、定时、产生脉冲序列及节拍
脉冲，进行数字运算等。
第6章 时序逻辑电路
35
计数器分类 按计数增减分为
40
第6章 时序逻辑电路
3
6.1 概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
第6章 时序逻辑电路
4
时序逻辑电路结构上的特点
1、 包含组合电路和存储电路两部分
2、存储电路的输出反馈到组合电路的输入端。
第6章 时序逻辑电路
6.2.1 同步时序逻辑电路分析方法 时序电路的分析：
找出电路的状态和输出状态在输入变量和时钟 信号的作用下的变化规律，即已知逻辑图说明 其逻辑功能。
步骤 ： 1、写方程：根据逻辑电路图写出各触发器的
时钟方程、驱动方程、输出方程
时序逻辑电路的定义
时序逻辑电路的定义时序逻辑电路是数字电路中一种重要的电路类型，它根据时钟信号的变化来实现特定的逻辑功能。
与组合逻辑电路不同，时序逻辑电路的输出不仅依赖于当前的输入信号，还依赖于过去的输入信号和时钟信号的状态。
时序逻辑电路由触发器和组合逻辑电路组成。
触发器是时序逻辑电路的基本单元，它能存储和改变输入信号的状态。
时钟信号的变化会触发触发器的工作，使其输出状态发生变化。
组合逻辑电路则根据触发器的输出状态和当前输入信号，通过逻辑门实现特定的逻辑功能。
在时序逻辑电路中，时钟信号起到了至关重要的作用。
时钟信号通常是一个周期性的方波信号，用来同步电路中各个触发器的工作。
时钟信号的上升沿和下降沿触发触发器的状态改变，使其能够在特定的时间点对输入信号进行处理。
通过合理设计时钟信号的频率和时序逻辑电路的结构，可以实现各种复杂的逻辑功能。
时序逻辑电路常用于各种计算机系统和数字系统中，如处理器、内存、时钟、寄存器等。
在这些系统中，时序逻辑电路被用来实现各种功能，如存储数据、控制信号的传输、状态机的设计等。
时序逻辑电路的设计需要考虑电路的稳定性、时序问题和时钟速度等因素，以确保电路的正确运行。
时序逻辑电路的设计过程一般包括以下几个步骤：首先，根据需求分析确定电路的功能和性能要求；然后，根据功能要求设计逻辑电路的结构和时序逻辑电路的组成；接下来，进行逻辑电路的电路图设计和仿真验证；最后，进行电路的实现和测试，确保电路的正确性和稳定性。
时序逻辑电路的设计和实现需要考虑多个因素。
首先，需要合理选择触发器和逻辑门的类型和数量，以满足电路的功能需求。
其次，需要考虑时钟信号的频率和占空比，以确保电路的稳定性和可靠性。
此外，还需要考虑电路的功耗、面积和成本等因素，以实现性能和经济的平衡。
时序逻辑电路是数字电路中一种重要的电路类型，它通过触发器和组合逻辑电路实现特定的逻辑功能。
时序逻辑电路常用于计算机系统和数字系统中，其设计和实现需要考虑多个因素，以满足电路的功能需求和性能要求。
时序逻辑电路的概念
时序逻辑电路的概念
时序逻辑电路是一种电子电路，用于处理和控制电子信号的顺序和时序。
它是计算机
和数码电子系统中常见的关键组成部分之一。
时序逻辑电路由多个逻辑门和触发器组成，
它们通过存储和传输信息来实现目标功能。
时序逻辑电路中的信息流动受到时钟信号的控制。
时钟信号是一个特殊的周期性信号，它定期触发电路的操作。
在时钟的作用下，逻辑门和触发器根据输入信号的状态和时钟的
边沿，改变其输出状态。
这种状态改变的顺序和时序决定了电路的行为和功能。
时序逻辑电路通常用于实现计数器、时钟分频器、数据存储器等功能。
计数器可以记
数特定事件的发生次数，时钟分频器可以将时钟频率降低到所需的速度，数据存储器用于
存储和读取数据。
通过合理设计和组合时序逻辑电路，可以实现复杂的计算和控制任务，
例如数字信号处理、逻辑运算等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第六章时序逻辑电路内容提要【熟悉】触发器四种电路结构及动作特点,四种逻辑功能及其逻辑关系、逻辑符号,逻辑功能的四种描述方法【掌握】时序电路的特点和一般分析方法【熟悉】寄存器的功能、分类及使用方法, 双向移位寄存器的级联【掌握】计数器的功能和分类,级联法、置位法构成N进制计数器【掌握】555定时器构成三种电路的工作特点、连接方法及主要参数一．一．网上导学二．二．典型例题三．三．本章小结四．四．习题答案网上导学§6.1时序逻辑电路的特点时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关，所以时序电路具有记忆功能。
在第五章中，向大家介绍了组合电路。
组合电路的特点是其任意时刻的输出状态仅取决于该时刻的输入状态。
２．时序电路逻辑功能描述方法在上面给出的时序电路结构框图中，包括组合逻辑电路和具有记忆功能的存储电路。
输出变量y1，y2，y3。
y b，合称输出矢量Y(t)。
输入变量x1，x2，x3。
x a，合称输入矢量X(t)。
同样，存储电路的输入、输出称之为矢量P(t)和矢量Q(t)按照结构图，我们可以列出三组方程：设tn+1，tn分别为相邻的两个离散的时间瞬间。
矢量Y(tn)是X(tn)，Q(tn)的函数，称输出方程。
矢量P(tn)是X(tn)，Q(tn)的函数，称驱动方程。
矢量Q(tn+1)是P(tn)，Q(tn)的函数，称状态方程。
本节问答题1．1．什么叫组合逻辑电路？2．2．什么叫时序逻辑电路？3．3．它们在逻辑功能和电路结构上各有什么特点？4．4．在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？§６.２触发器在这一节中,向大家介绍一种最基本的存储电路触发器（flip-flop）。
触发器具有以下基本特点：（１）具有两个稳定的（０和１）状态，能存储一位二进制信息；（２）根据不同的输入，可将输出置成０或１状态；（３）当输入信号消失后，被置成的状态能保存下来。
６.2.1 基本ＲＳ触发器一．电路结构及逻辑符号在本书第三章里，我们讲了各种门电路，若把两个反相器按照a 图的形式连接起来，可以看出，A点和B点信号是反相的，而A点和C点始终保持同一电平。
这样，可以把A，C视为同一点（下面的b 图和c图）。
在C图中，A，B两点始终反相，而且电路状态稳定，在没有外界干扰或者触发的状态下，电路能够保持稳定的输出。
(这一点,大家可以稍作分析即可得知)。
d图是c图的习惯画法。
将D图加上触发端，就构成了基本RS触发器。
下面a图示出了基本RS触发器的逻辑图和符号。
它由两个与非门交叉耦合组成，有两输入端（触发端）A和B。
基本RS触发器有两个稳定的状态：一个是Q=1，Q=0的1状态（Q，Q分别表示触发器的同相和反相输出端，如果Q端输出为1，则称触发器为1状态，如果Q端输出为0，则称触发器为0状态），另一个是Q=0，Q=1的0状态。
正常工作时，Q和Q是一对互补的输出状态。
两个输入端A，B 中，使Q=1的输入端称置位端（Set），使Q=0的端称复位端（Reset），上图的A端和S非端（S）称置位端，B端和R非端（R）称复位端，上面设计的R-S触发器用的是与非门，有效触发器输入端所有可能出现的信号和相应的输出端的状态列成一个表，称为触发器的特性表或R S Q N Q N＋1 说明0 0 0 不允许不满足约束条件0 0 1 不允许不满足约束条件0 1 0 0 置00 1 1 0 置01 0 0 1 置11 0 1 1 置11 1 0 0 保持原态1 1 1 1 保持原态表6.2.1 列出了与非门组成的基本RS触发器输入R、S，现态Q n和次态Q n＋1关系的功能表。
由表可以看出：⑴基本RS触发器具有保持功能, (R=1,S=1)；⑵当R=0(S=1)时，触发器具有置０功能，将R端称为复位端，低电平有效；⑶当S=0(R=1)时，触发器具有置１功能，将S端称为置位端，低电平有效；⑷由与非门组成的基本ＲＳ触发器输入低电平有效。
⑸Q n ,Q n＋1表示前后两个离散时间触发器的状态，上标n和n+1均表示前后两个离散的时间.注意:当R,S端均为0时，由于基本RS触发器在触发器正常工作时，不允许出现R和S同时为0的情况，规定了约束方程S＋R=1（6.2.1）.触发器正常工作时，S和R应满足这一约束方程，使其成立。
二．基本ＲＳ触发器的动作特点丶在输入信号的全部作用时间内,都直接控制和改变输出端的状态。
例6.2.1 对用与非门构成的基本RS触发器，试根据给定的输入信号波形对应画出输出波形。
在开始画波形图的时候最好将输入波形的前后沿均用虚线描出，然后在虚线所分割的每一个区间内分析相对应的输出波形。
基本ＲＳ触发器缺点：缺乏统一协调,抗干扰能力差６.2.2 门控RS触发器和D锁存器在数字系统中，往往会含有多个触发器，为了使系统协调工作，引入一个控制信号。
系统的这个控制信号通常叫做时钟信号。
一．门控ＲＳ触发器⑴门控ＲＳ触发器的电路结构及逻辑符号(逻辑符号应用国标,见书P165图 6.2.3)与非门构成的门控RS触发器是在基本RS 触发器的基础上加上门控电路。
右图是它的逻辑符号。
显而易见，门控RS触发器输入电平为高电平有效,E为使能信号。
⑵门控RS触发器功能表（*号表示任意状态）例：试根据给出的E，R，S画出门控RS触发器的输出波形。
二．Ｄ锁存器⑴电路结构及逻辑符号从分析门控RS触发器功能表我们可以得知，RS触发器正常工作时其R、S输入端信号不允许出现RS均为1的状态,为此在R、S之间接一个反相器，就可以避免这种现象出现,此时用一个输入信号就可以同时控制R，S两个输入端，这种改进的门控RS触发器称做D锁存器。
其中D是输入端。
E是使能端，右图是它的逻辑符号。
(应以国标逻辑符号为准,见书P166图 6.2.5)⑵工作原理A．当E=0时：控制门被封锁，触发器保持原态不变。
Ｑn＋1=Ｑn （E=0时）B．当E=1时：控制门开启，Ｑn＋1=D（E=1时）由于D锁存器只有一个输入信号，解决了RS触发器输入信号间有约束的问题。
下面是D锁存器的功能表。
E D Q n＋10 * Q n1 0 0例6.2.3：试根据给定的E 触发器输出Q的波形。
三．门控触发器的动作特点通过对以上门控RS触发器和D锁存器的分析可以看出：⑴在E的有效期间, 输入信号控制和改变输出状态；在E处于无效期间，触发器锁存了E有效期结束瞬间的状态，并保持不变；缺点：若输入信号在E有效期闲多次变化，则输出也将随之多次变化。
(我们希望在一个CP脉冲期间只变化一次)６.２.３主从型触发器由于门控触发器在E有效期间，输出状态会随输入信号的改变而多次变化。
如下图，门控D触发器在E有效期间，Q输出有多次翻转。
有时为了便于控制，希望每来一个控制信号，触发器的状态最多翻转一次。
主从型触发器具有这种特点，其控制信号称为时钟信号，用CP表示。
一．主从型ＲＳ触发器⑴电路结构及逻辑符号主从型ＲＳ触发器由两个结构相同的门控ＲＳ触发器组成，分别称为主触发器（左）和从触发器（右）。
主和从触发器分别由两个相位相反的时钟信号CP，CP‘控制。
⑵工作原理当CP=1时,主触发器工作,接收输入信号,从触发器由于CP’=0不工作而保持原态不变；当CP下降沿(由1变为0)到来时,主触发器不工作,保持下降沿到来时那一刻的状态不变,从触发器工作,接收主触发器的信号,由于主触发器的输出状态保持不变,因而实现了在一个CP 脉冲期间输出状态只变化一次。
由于输入是基本RS触发器，所以触发器的输入端R和S间仍存在约束。
二．主从型ＪＫ触发器⑴电路结构及逻辑符号(P169)主从型JK触发器是在主从型RS触发器的基础上加上适当连线构成，它将从触发器的输出Q和Q分别接回至主触发器接收门的输入端（上图的红线和蓝线），输入信号命名S1改为J和R1改为K。
⑵工作原理分析上述电路可知,当J、K分别为0、0,0、1和1、0时,其功能与SR触发器相同,分别是保持、置0和置1,这里着重分析当J=K=1时的功能(SR触发器此状态不允许,有约束方程SR=0),分别分析当Q=0和Q=1时的工作情况。
由分析可知,若Q n=0,则Q n+!=1, 若Q n=1,则Q n+!=0,因此JK触发器当J、K均为1时,电路具有翻转功能,即Q n+!==n Q。
主从JK触发器功能表（CP有效期间）J K Q N Q N＋1 说明0 0 0 0 保持0 0 1 1 保持0 1 0 0 置00 1 1 0 置01 0 0 1 置11 0 1 1 置11 1 0 1 翻转1 1 1 0 翻转例6.2.4 试根据给定的CP，J，K的波形，画出主从型JK触发器输出Q的波形。
设触发器的初始状态Q=0。
三．主从型触发器的动作特点通过以上对主从型RS,JK触发器工作原理的分析，可以看出：⑴触发器的动作分两步进行，在CP=1期间,主触发器接收输入信号，从触发器即输出保持原状态不变。
当CP下降沿到来时，主触发器保持, 从触发器接收主触发器保持的CP下降沿到来时输出信号,从而实现了在一个CP期间输出Q只变化一次。
一⑵主触发器本身是一个门控RS触发器，所以在CP=1的整个期间，输入信号都将对主触发器起作用。
对于主从JK触发器，若在CP=1，输入信号的状态发生多次变化可能导致触发器输出逻辑错误。
６.２.４边沿触发型触发器什么是边沿触发器：前面讲过，门控触发器在整个E信号有效期间均可发生翻转，这种类型的触发器称为电平触发器，电平触发器的结果是在E有效期间允许多次翻转，见上节。
为了增强触发器的可靠性和提高抗干扰能力，希望触发器的状态变化仅仅取决于时钟信号触发沿到来时输入信号的状态，即电路翻转时刻仅仅控制在触发脉冲的上升或者下降的边沿，这类触发器叫边沿触发型触发器。
由于边沿触发器在没有触发信号时保持不变，而触发时间又非常短，所以，边沿触发器有比较高的可靠性和提高抗干扰能力。
下图为电平触发和边沿触发的触发信号波形。
本节介绍维持一阻塞型触发器，它是一种时钟上升沿触发的边沿触发型触发器。
一．电路结构上图示出了由六个与非门构成的维持一阻塞型D触发器的逻辑图。
其中最右面的两个是用与非门构成的基本RS触发器。
Ｄ是输入端。
二．工作原理⑴当CP=0时，CP信号关闭了下图之间的两个与非门，使其输出为1，基本RS触发器的输入是低电平触发，所以RS触发器的输出保持原态不变。
⑵当ＣＰ上升沿到来且D=1时：各点电平如下，触发器置1。
⑶当ＣＰ上升沿到来且D=0时：各点电平如下，触发器置0。
三．具有异步复位、置位功能和多输入端的维持阻塞D 触发器异步复位是指无论是在CP=1或是在CP=0期间，只要异步复位端D R =0都立即能将触发器复位（触发器输出Q=0），且当D R =0信号撤消后，触发器仍能保持”0“状态，直到下一个CP 有效的边沿到来时为止；同样D S =0具有异步置位（触发器输出Q=1）功能。