基于标准CMOS工艺的有源像素单元结构的研究_周鑫

合集下载

CMOS图像传感器的基础与应用

CMOS图像传感器的基础与应用

1.图像传感器的历史——从真空摄像管到CCD/CMOS图像传感器1.1 图像传感器的诞生在图像传感器出现前,胶片是唯一记录保存图像的工具,而胶片所保存的图像在远距离传输以及后期处理方面存在着难以逾越的障碍。

而图像传感器的目的是将拍摄的图像转化为电信号进行远距离传输、保存以及数字化保存和后期处理。

那么图像传感器又是何时出现在人们生活中的呢?最早登场的是1923年由V.K.兹沃雷金发明的光电摄像管,它是利用在真空中可自由操作电子运动的性质制作的。

如图1.1所示,在真空管中放置的云母板上面涂抹具有光电效应的铯(Cs),光线通过镜头在云母板上成像,此处产生的电荷,经等死放出的电子书进行扫描,取出信号电流。

此后,一个又一个的改良感光度的摄像管被发明,如超正析摄像管(1946年),光导摄像管,硒砷碲摄像管,雪崩倍增靶(HARP)摄像管等,逐渐担任产生电视图像的角色。

从原理可知,摄像管无法做到接通电源后立即工作,且工作电压高,功耗大,因燃烧寿命短等缺点。

在以后的日子里,摄像管会被固态图像传感器取代。

1.2 固态图像传感器(Solid-State Image Sensor)用于晶体管或者IC得Si(硅)等半导体材料,具有将接受的光转换成电的光电变换性质。

如果把单片IC基台的硅基板作为摄影面,并有规则的排列光电二极管(photodiode),然后依次将光电二极管的光电流以某种方式取出,则此基板具有了图像传感器的功能。

最早可以产生图像,以像素平面排列的固态图像传感器,其构造与目前的CCD不同。

例如发表于1966年的光敏晶体管平面排列的图像传感器;1967年发表了将光电二极管以平面矩阵排列,利用扫描脉冲与MOS晶体管,以XY地址方式取出信号的方法。

这种方法虽然实现了实用化,但在与CCD的竞争中失败,成为后来的CMOS传感器的原型。

1.3 CCD图像传感器1969年,CCD(Charge Coupled Device,电荷耦合器件)由美国贝尔实验室的维拉·博伊尔(Willard. S. Boyle)与乔治·史密斯(George. E. Smith)所发明,两位发明者也因此获得了2009年诺贝尔新物理学奖。

CMOS图像传感器基本原理与应用简介

CMOS图像传感器基本原理与应用简介

CMOS图像传感器原理与应用简介摘要:本文介绍了CMOS图像传感器器件的原理、性能、优点、问题及应对措施,以及CMOS图像传感器的市场状况和一些应用领域。

Brief introduction of principle and applications of CMOS imagesensorAbstract: This paper introduces the principle, performance, advantages also with the problems and solutions of CMOS image sensor. The market status and applications are also given in this essay.北京航空航天大学李育琦1引言图像传感器是将光信号转换为电信号的装置,在数字电视、可视通信市场中有着广泛的应用。

60年代末期,美国贝尔实脸室发现电荷通过半导体势阱发生转移的现象,提出了固态成像这一新概念和一维CCD(Charge-Coupled Device电荷耦合器件)模型器件。

到90年代初,CCD技术已比较成热,得到非常广泛的应用。

但是随着CCD应用范围的扩大,其缺点逐渐暴露出来。

首先,CCD技术芯片技术工艺复杂,不能与标准工艺兼容。

其次,CCD技术芯片需要的电压功耗大,因此CCD技术芯片价格昂贵且使用不便。

目前,最引人注目,最有发展潜力的是采用标准的CMOS(Complementary Metal Oxide Semiconductor 互补金属氧化物场效应管)技术来生产图像传感器,即CMOS图像传感器。

CMOS图像传感器芯片采用了CMOS工艺,可将图像采集单元和信号处理单元集成到同一块芯片上。

由于具有上述特点,它适合大规模批量生产,适用于要求小尺寸、低价格、摄像质量无过高要求的应用,如保安用小型、微型相机、手机、计算机网络视频会议系统、无线手持式视频会议系统、条形码扫描器、传真机、玩具、生物显微计数、某些车用摄像系统等大量商用领域。

CMOS图像传感器在空间技术中的应用_尤政

CMOS图像传感器在空间技术中的应用_尤政

第28卷第1期2002年1月 光学技术O PT ICA L T ECHNI Q UEVol.28N o.1Jan. 2002 文章编号:1002-1582(2002)01-0031-05CM OS图像传感器在空间技术中的应用尤政,李涛(清华大学宇航技术研究中心,北京 100084)摘 要:介绍了CM OS APS(有源像素图像传感器)的原理与结构,并介绍了发展现状。

详细分析比较了CM OS图像传感器相对CCD的性能特点,讨论了CM O S图像传感器在空间技术中的可应用领域,尤其是在微纳型卫星遥感成像、姿态敏感方面替代CCD的应用可行性。

关键词:CMO S图像传感器;有源像素传感器;遥感微型相机;太阳敏感器;星敏感器中图分类号:T P212.14 文献标识码:AApplication of C MOS image sensor in space technologyYOU Zheng,LI Tao(T singhua University Satellite Center,Beijing 100084,China)A bstract:For nano satellite,CCD is difficult to reach the requirements of volume,weig ht and power consumptio n in thefields of on-satellite imag e acquisition such as remo te sensing and attitude determina tio n.CM OS image senso r,with the corre-sponding characters,provides the potential realiza tio n o f the image function in nano-sate.T he theory and architectures of CM OS imag e sensor are introduced,as well as the developing status o f it.T he feasibility of its applica tio n in the space technology is an-alyzed,based on the comparison of character of CM OS APS with that of CCD.A ll these analy sis and studies allow the conclu-sion that as the CM O S technology and its application technology develop,CMO S imag e sensor must be a po tential replacement of CCD in the field of micro&nano satellite.Key words:CM OS image sensor;CM O S A PS;miniature camera fo r remo te sensing;sun sensor;star tracker1 前 言在传统规模的卫星中,CCD作为一种常用成像器件,广泛用于遥感成像、姿态敏感(如星敏感器)等星上图像的采集功能。

视觉片上系统芯片

视觉片上系统芯片

视觉片上系统芯片吴南健【摘要】介绍了CMOS图像传感器领域的一个重要研究分支——视觉片上系统(SoC)芯片.重点阐述了视觉SoC芯片的研究背景、应用领域、国内外的研究动态和关键科学技术问题.围绕开展的研究内容和取得的研究成果,详细地介绍了视觉图像信息处理的特征、视觉SoC芯片的架构、芯片的电路设计、视觉SoC芯片实现和测试结果.它具有图像处理速度快、功能强、功耗低、体积小和成本低的优点,在高速运动目标的实时追踪、机器人视觉系统、图像识别、智能交通和虚拟现实等领域具有广泛的应用前景.【期刊名称】《黑龙江大学工程学报》【年(卷),期】2011(002)003【总页数】9页(P67-75)【关键词】视觉芯片;图像传感器;图像处理;PE单元;行并行处理器【作者】吴南健【作者单位】中国科学院半导体研究所超晶格国家重点实验室,北京100083【正文语种】中文【中图分类】TP212.140 前言视觉是人类感知外部世界的最重要手段,人类从外部环境获取信息中的80%是视觉信息。

如图1所示人的视觉信息系统包括人的眼睛和大脑。

人的眼睛是一个典型的图像传感器,能够摄取图像并且进行一些噪声去除等初级图像处理。

人的大脑神经元网络是一个视觉图像处理系统,具有非常强的、对所摄取的视觉信息进行并行处理的能力。

加州理工学院Mead[1]和东京大学石川正俊[2]最先提出了视觉片上系统 (SoC)芯片的概念。

如图2所示视觉SoC芯片是一种集图像传感器和图像信息处理电路为一体,实现高速实时视觉信息处理的片上系统芯片。

视觉SoC芯片能够模仿人的视觉和大脑图像处理系统进行图像摄取、实时图像信息并行处理和控制外部设备等完整的系统操作。

它具有图像处理速度快、功能强、功耗低、体积小和成本低的优点,在高速运动目标的实时追踪、机器人视觉系统、图像识别、智能交通、虚拟现实及各类智能化玩具等领域具有广泛的应用前景。

是当今图像传感和图像处理系统芯片研究领域最前沿的研究课题之一。

28 nm CMOS工艺8-Gbps SerDes单粒子辐射特性研究

28 nm CMOS工艺8-Gbps SerDes单粒子辐射特性研究

28 nm CMOS工艺8-Gbps SerDes单粒子辐射特性研究文溢;陈建军;梁斌;池雅庆;黄俊
【期刊名称】《电子学报》
【年(卷),期】2022(50)11
【摘要】本文研究了28 nm体硅CMOS工艺下8-Gbps通用结构高速并转串/串转并接口(Serializer/Deserializer,SerDes)的单粒子辐射特性,该SerDes由电压模发送器(Transmitter,TX)和相位插值(Phase Interpolation,PI)型接收器(Receiver,RX)组成,通过双指数电流源对整个SerDes的TX和RX进行了单粒子效应仿真,仿真结果表明该SerDes的TX和RX均会发生单粒子瞬态(Single-Event Transient,SET),且主要敏感节点包括:D触发器,采样器和时钟相位插值器.进一步采用脉冲激光对整个SerDes进行了扫描测试,测试结果验证了仿真结论.该研究为抗辐射SerDes的研制提供了重要的理论依据.
【总页数】6页(P2653-2658)
【作者】文溢;陈建军;梁斌;池雅庆;黄俊
【作者单位】国防科技大学计算机科学学院
【正文语种】中文
【中图分类】TN402
【相关文献】
1.65nm体硅CMOS工艺抗辐射触发器单元单粒子翻转效应研究
2.基于130 nm CMOS工艺抗单粒子翻转和单粒子瞬态加固技术研究
3.32 nm CMOS工艺的单粒
子多点翻转加固锁存器设计4.Avago于28nm CMOS工艺达成32Gbps的SerDes性能5.28nm体硅工艺组合逻辑电路单粒子瞬态脉冲宽度研究
因版权原因,仅展示原文概要,查看原文内容请购买。

高精度CMOS基准电压源设计

高精度CMOS基准电压源设计

高精度CMOS基准电压源设计
宁江华
【期刊名称】《电子世界》
【年(卷),期】2017(000)014
【摘要】基准源是模拟集成电路中的基本单元之一,它在高精度ADC、DAC、SOC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度.本文阐述了一个基于带隙基准结构的低功耗、低温度系数、高电源抑制比的CMOS基准电压源.该电路采用SMIC 0.18μm标准CMOS工艺实现,并用Spectre进行了仿真,得到理想的设计结果.
【总页数】2页(P117-118)
【作者】宁江华
【作者单位】贵阳学院电子与通信工程学院
【正文语种】中文
【相关文献】
1.一种高精度BiCMOS带隙基准电压源的实现 [J], 刘敏侠;李福德
2.高精度CMOS带隙基准电压源电路设计 [J], 刘鸿雁
3.一种新型高精度低压CMOS带隙基准电压源 [J], 陈迪平;吴旭;黄嵩人;季惠才;王镇道
4.一种低成本高精度CMOS基准电压源设计 [J], 肖海鹏;马卓;张民选;张正旭
5.一种高精度CMOS带隙基准电压源设计 [J], 沈菊;宋志棠;刘波;封松林;朱加兵因版权原因,仅展示原文概要,查看原文内容请购买。

CMOS图像传感器简介

CMOS图像传感器简介

CMOS图像传感器简介——机制班张波摘要:本文介绍了CMOS图像传感器的工作原理和性能指标,指出了CMOS图像传感器的技术问题和解决途径,综述了CMOS图像传感器的现状和发展趋势。

1.引言CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)图像传感器是利用CMOS工艺制造的图像传感器,主要利用了半导体的光电效应,和电荷耦合器件(CCD)图像传感器的原理相同。

自从上世纪60年代末期,CMOS图像传感器与CCD图像传感器的研究几乎同时起步,但由于受当时工艺水平的限制,CMOS图像传感器图像质量差、分辨率低、噪声降不下来和光照灵敏度不够[1],因而没有得到重视和发展。

而CCD器件因为有光照灵敏度高、噪音低、像素少等优点一直主宰着图像传感器市场[2]。

由于集成电路设计技术和工艺水平的提高,CMOS图像传感器过去存在的缺点,现在都可以找到办法克服,而且它固有的优点更是CCD器件所无法比拟的,因而它再次成为研究的热点。

2.基本原理CMOS型和CCD型固态图像传感器在光检测方面都利用了硅的光电效应原理,不同点在于像素光生电荷的读出方式。

CMOS图像传感器工作原理如图1所示[3]。

根据像素的不同结构,CMOS图像传感器可以分为无源像素被动式传感器(PPS)和有源像素主动式传感器(APS)。

根据光生电荷的不同产生方式APS 又分为光敏二极管型、光栅型和对数响应型,现在又提出了DPS(digital pixel sensor)概念。

图1 CMOS图像传感器工作原理(1)无源像素被动式传感器(PPS)PPS的像素结构包含一个光电二极管和一个场效应管开关V,其像素结构如图2所示,图3为信号时序图。

当V选通时,光电二极管中由于光照产生的电荷传送到了列选择线,然后列选择线下端的积分放大器将该信号转化为电压输出,光电二极管中产生的电荷与光信号成一定的比例关系。

无源像素具有单元结构简单、寻址简单、填充系数高、量子效率高等优点,但它灵敏度低、读出噪声大。

CMOS有源光电传感器像素采集单元成像质量分析_饶睿坚

CMOS有源光电传感器像素采集单元成像质量分析_饶睿坚
− t aCph
(4) − aiph
Rph 式中 a = 1 + ( I qR / kT ) 。 0 ph
由式(4 )可知,光电二极管在进行光信号 采集期间,其上电压 V ph ( t )不但与光生电流 i ph 有
图1 光敏二极管型APS
关,而且与置位后光电二极管上的初始电压 V phz 有 关;从式(4 )可看出通过相关双采样并不能消 除 V phz 对光生电压 V ph ( t ) 的影响;由式(4 )还可 以 看 出 , 只 有 在 置 位 管 关 闭 的 时 间 足 够 长( t > 5 R ph C ph )时 V ph ( t )约等于 - ai ph , 而光生电流 i ph 与入 射光强度成线性关系, 也就是说只有在( t >5 R ph C ph ) 时, V ph ( t ) 才与入射光强度成线性关系。
3 电路分析
光电二极管的等效电路模型如图 2 所示。 i ph 为 光生电流;C p h 为光电二极管的势垒电容;R p h 为 光电二极管的反偏电阻;i F 为光电二极管正向电 流 。
4 置位时像素采集单元电路分析
当置位管 Tr 栅极为高电平时,置位管导通对 光电二极管进行置位,同时开关管 T w 关闭。此 时光电二极管像素采集单元的等效电路如图3(b)所 示。图 3 中 i d 为置位管 Tr 的源极电流,其余各量 与图 2 相同。因为 i ph << i d ( i ph 一般为 pA 级) ;R ph
二 O O 二年十一月
支撑技术
2 工作原理
有源光电二极管型像素采集单元的工作原理图 如图 1 所示。它是由光电二极管 Tph、置位管 Tr 、 源极跟随管 T s 、开关管 T w 组成。其工作基本过 程是这样的:首先置位管 T r 打开,对光电二极管 置位,接着 T w 管打开,置位电压被送出并保存; 置位管 Tr 关闭同时 Tw 管关闭,光电二极管采集光 信号进行光电转换,而后 T w 打开将光生电压放大 输出,该电压与先前送出并保存的置位电压相减 就是所需的光生信号。以上过程实际为相关双采 样 C D S 。随着入射光线强弱不同,光电二极管进 行光电转换产生的光生电压也不同。在光线强弱 变换时会由于置位后光电二极管上电压的不同而出 现拖影现象 [2] , 通过相关双采样并不能克服该拖影 现象。 iF = I 0 (e

基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究共3篇

基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究共3篇

基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究共3篇基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究1CMOS(CMOS)技术是一种全面的VLSI技术,射频毫米波锁相环集成电路(LC)是指用于将输入信号同输出信号同步的射频电路,它在无线通信技术和微波雷达中有着广泛的应用。

在CMOS工艺的基础上,为了实现更低成本的锁相环集成电路,需要解决多个技术难点。

一、集成滤波器设计在射频毫米波锁相环集成电路中,滤波器扮演着重要的角色。

由于锁相环集成电路中需要对不同频段的信号进行过滤,需要进行多级滤波器的设计。

而在CMOS工艺中,由于电路复杂度的增加,导致滤波器设计难度大大增加。

因此需要对滤波器设计的研究和优化。

二、带宽和相位噪声控制在射频毫米波锁相环集成电路中,带宽和相位噪声控制也是非常重要的技术问题。

在设计中,需要控制电路的迟滞时间,提高系统的输出精度,同时需要控制电路的系统噪声(flicker noise)等问题,以提高系统的性能。

三、数字控制及门限检测技术由于CMOS工艺的发展,数字电路已经成为模拟电路的发展趋势。

在射频毫米波锁相环集成电路中,数字控制技术可以提高系统的快速性和可编程性,并且可以通过数字信号处理(DSP)实现系统保护和信号处理功能。

而在门限检测技术方面,也可以通过不同的判断逻辑设计对不同信号进行判断和处理。

四、PCB布局设计和测试技术在射频毫米波锁相环集成电路设计中,PCB布局的设计和测试技术也是非常重要的技术问题。

射频毫米波电路中,电路板设计需要考虑信号病态问题和EMC问题,在测试技术方面,需要依靠专业的高频测试仪器进行精密测试。

在实际设计中,需要不断积累经验,以提高电路设计和测试的水平。

以上是基于CMOS工艺的射频毫米波锁相环集成电路关键技术研究的主要方面,射频毫米波锁相环集成电路的设计涉及多个学科领域,需要不断提高自己的知识和技能,才能够设计出更为高效且性能更加卓越的电路。

CMOS图像传感器的像素结构及其形成方法[发明专利]

CMOS图像传感器的像素结构及其形成方法[发明专利]

专利名称:CMOS图像传感器的像素结构及其形成方法专利类型:发明专利
发明人:罗文哲,王林,汪立
申请号:CN201310353594.X
申请日:20130814
公开号:CN103413816A
公开日:
20131127
专利内容由知识产权出版社提供
摘要:一种CMOS图像传感器的像素结构及其形成方法,其中所述CMOS图像传感器的像素结构,包括:半导体衬底;位于半导体衬底上的传输晶体管,所述传输晶体管包括位于半导体衬底上的栅极结构;位于栅极结构的一侧的半导体衬底内的光电二极管,所述光电二极管包括深掺杂区,深掺杂区中掺杂的杂质离子的浓度分布,随着深掺杂区与栅极结构的距离的增大而减小。

位于栅极结构的另一侧的半导体衬底内的浮置扩散区。

本发明的CMOS图像传感器的像素结构光电子易于向浮置扩散区传输,成像质量高。

申请人:昆山锐芯微电子有限公司
地址:215300 江苏省苏州市昆山市开发区伟业路18号现代广场A座508-511室
国籍:CN
代理机构:北京集佳知识产权代理有限公司
更多信息请下载全文后查看。

CMOS图像传感器像元设计及制造工艺优化的开题报告

CMOS图像传感器像元设计及制造工艺优化的开题报告

CMOS图像传感器像元设计及制造工艺优化的开题
报告
1.研究背景
CMOS图像传感器是一种集成电路器件,用于接收、转换和输出光
信号,广泛应用于消费电子、医疗设备、工业检测、安防监控等领域。

随着科技的不断进步和需求的不断增长,CMOS图像传感器在分辨率、灵敏度、动态范围等方面都有着不断提高的要求。

而像元作为CMOS图像
传感器的基本单元,对于图像传感器的性能至关重要。

2.研究内容
本研究主要包括两个方面:
(1)CMOS图像传感器像元的设计优化。

通过深入分析CMOS图像传感器的基本原理和像元结构,研究像元设计关键技术,包括像元结构、光电转换效率、噪声等。

通过优化像元结构和参数,提高CMOS图像传
感器的分辨率、灵敏度和动态范围。

(2)CMOS图像传感器像元的制造工艺优化。

对CMOS图像传感器的工艺流程进行研究和优化,探究影响像元品质和性能的因素,包括工
艺参数、材料、光刻技术等,并结合实验数据分析,制定最佳的工艺流程。

3.研究意义
本研究对于提高CMOS图像传感器像元的性能和品质有着重要意义。

研究成果可应用于消费电子、医疗设备、工业检测、安防监控等领域,
提升产品的市场竞争力。

同时,本研究可推动我国CMOS图像传感器产
业的发展,促进我国科技创新和经济发展。

一种基于新颖的CMOS有源像素图像传感器的微型星敏感器成像系统的实现方法

一种基于新颖的CMOS有源像素图像传感器的微型星敏感器成像系统的实现方法

一种基于新颖的CMOS有源像素图像传感器的微型星敏感器
成像系统的实现方法
王彦;袁家虎;兰荣清
【期刊名称】《量子电子学报》
【年(卷),期】2001(18)B12
【摘要】下一代星敏感器将向着小型化、低成本、低功耗的方向发展,以往的基于CCD图像传感器的成像系统由于受自身因素的制约,难以满足其发展需求.文中介绍了一种基于新颖的CMOS有源像素图像传感器的USB数字成像系统的设计实现,通过对实现的系统模型进行测试和分析,得出结论:即基于CMOS有源图像传感器的成像系统完全有能力作为下一代星敏感器的光电探测器件,从而为微型星敏感器成像系统的实现提供了一种切实可行的方案.
【总页数】4页(P16-19)
【关键词】微型星敏感器;电荷耦合器件;CMOS有源图像传感器;数字成像系统【作者】王彦;袁家虎;兰荣清
【作者单位】中国科学院光电技术研究所
【正文语种】中文
【中图分类】TP212
【相关文献】
1.基于大动态范围CMOS图像传感器对数有源像素一种新的FPN抑制技术 [J], 刘激扬;姚素英;赵毅强;张为;张生才;李树荣;徐江涛
2.CMOS有源集成像素传感器检测高能物理粒子 [J], 李琰;Yavuz Degerli;姜来;纪震
3.星敏感器用4T像素CMOS图像传感器总剂量效应研究 [J], 曹中祥;钟红军;张运方;李全良
4.基于CMOS图像传感器的微型偏振成像遥感器研究 [J], 王峰;洪津;乔延利;张冬英;汪震;杨伟峰
5.CMOS有源光电传感器像素采集单元成像质量分析 [J], 饶睿坚;韩政
因版权原因,仅展示原文概要,查看原文内容请购买。

低压4T-PPD有源像素的设计与测试

低压4T-PPD有源像素的设计与测试

低压4T-PPD有源像素的设计与测试
徐文静;陈杰(指导);旷章曲;周莉;陈鸣;张成彬
【期刊名称】《光子学报》
【年(卷),期】2022(51)5
【摘要】针对应用于物联网及人工智能等领域的CMOS图像传感器功耗受限于传统高压四管钳位光电二极管(Four Transistors Pinned Photodiode,4T-PPD)有源像素的问题,设计了低压4T-PPD有源像素。

首先,基于热扩散、自诱导漂移及边缘场漂移理论,分析了PPD内部电荷转移机制的理论。

其次,基于理论分析提出了用五指形像素层取代传统方形像素层,以解决低压PPD内部电荷不完全转移引起的图像拖尾。

CMOS图像传感器采用0.11μm 1P3M标准CMOS工艺流片,测试结果表明:设计的五指形4T-PPD有源像素在低压1.5 V下,与传统方形像素相比残余电荷下降了80%,满阱容量为4928e^(-),动态范围可达67.3 dB,随机噪声仅为
1.55e^(-)_(rms),性能指标可与传统高压4T-PPD有源像素相比拟。

【总页数】9页(P247-255)
【作者】徐文静;陈杰(指导);旷章曲;周莉;陈鸣;张成彬
【作者单位】中国科学院微电子研究所;中国科学院大学;上海韦尔半导体股份有限公司
【正文语种】中文
【中图分类】TN202
【相关文献】
1.基于0.25μm工艺的低压有源像素传感器研究
2.地铁低压谐波测试及有源滤波器应用分析
3.低压有源电力滤波装置噪声测试准确度研究
4.低压有源电力滤波装置噪声
测试准确度研究5.基于单片有源像素传感器的探测模块测试研究
因版权原因,仅展示原文概要,查看原文内容请购买。

一种CMOS图像传感器像素复位电路

一种CMOS图像传感器像素复位电路

一种CMOS图像传感器像素复位电路
周燕敏;秦会斌;胡永才
【期刊名称】《微电子学与计算机》
【年(卷),期】2016(33)3
【摘要】CMOS图像传感器中像素复位方式直接影响图像的成像质量.以双斜率积分和软硬件结合的复位方式为基础,对现有的复位电路进行仿真、分析,发现现有复位电路存在的缺陷,针对这些缺陷,提出了一种高动态范围、抑制图像拖尾的COMS 像素复位电路.双斜率积分的长、短积分复位分别采用复位管漏极电压过零复位和软硬件结合的复位方式来抑制图像拖尾.复位管采用衬底独立结构,避免弱光下,短积分复位时刻浮置扩散区电压受影响.经过验证,该复位电路能有效地抑制图像拖尾,扩展动态范围.
【总页数】5页(P102-105)
【关键词】CMOS图像传感器;双斜率积分;图像拖尾;软硬件结合复位;漏极过零复位
【作者】周燕敏;秦会斌;胡永才
【作者单位】杭州电子科技大学新型电子器件与应用研究所
【正文语种】中文
【中图分类】TN43
【相关文献】
1.基于大动态范围CMOS图像传感器对数有源像素一种新的FPN抑制技术 [J], 刘激扬;姚素英;赵毅强;张为;张生才;李树荣;徐江涛
2.可消除时间延时积分型CMOS图像传感器中3管像素复位噪声的读出方法 [J], 徐超;高静;高志远;韩立镪;姚素英
3.一种用于CMOS图像传感器像素级ADC的斜坡发生器 [J], 李孟窈;龙善丽;吴传奇;张紫乾
4.一种CMOS图像传感器4T-APS像素电路线性化技术 [J], 闻超;韩本光;汪西虎;郭仲杰
5.一种改善CMOS图像传感器性能的复位控制电路设计 [J], 晋孝峰;岳素格;刘丽艳;赵岳;王春芳
因版权原因,仅展示原文概要,查看原文内容请购买。

基于CMOS阈值电压设计的电压基准源

基于CMOS阈值电压设计的电压基准源

基于CMOS阈值电压设计的电压基准源
徐晴昊;奚冬杰
【期刊名称】《电子技术应用》
【年(卷),期】2023(49)1
【摘要】基于TSMC 0.18μm标准CMOS工艺,提出了一种新型无电阻低温漂电压基准源。

通过采用CMOS阈值电压(Vth)和与温度成正比的电压(VPTAT)作为基础线性温度单元加权求和的方式,消除了电压基准源输出中残留的非线性温度分量,最终得到高精度的电压基准输出。

其中CMOS阈值电压由无电阻结构产生,VPTAT 的产生和与CMOS阈值电压的加权求和由非对称差分运放完成。

实测结果证明,在-55℃~125℃温度范围内,电压基准源输出为1.23 V,温度系数为4.5 ppm/℃。

在无滤波电容的情况下,基准电源抑制比可达-93 dB。

【总页数】4页(P32-35)
【作者】徐晴昊;奚冬杰
【作者单位】中国电子科技集团公司第五十八研究所
【正文语种】中文
【中图分类】TN433
【相关文献】
1.基于阈值电压差原理的CMOS电压基准源
2.基于CMOS阈值电压的基准电路设计
3.低电压、低功耗CMOS基准电压源的设计
4.基于CMOS的带隙基准电压源
的分析与设计5.一种新型的基于pMOS和nMOS阈值电压差的CMOS电压基准源(英文)
因版权原因,仅展示原文概要,查看原文内容请购买。

基于片上变压器耦合的CMOS功率放大器设计

基于片上变压器耦合的CMOS功率放大器设计

基于片上变压器耦合的CMOS功率放大器设计徐元中;梅菲;周鑫【期刊名称】《电子元件与材料》【年(卷),期】2015(34)6【摘要】设计了一个2 GHz全集成的CMOS功率放大器(PA),该PA的匹配网络采用片上变压器实现,片上变压器用来实现单端信号和差分信号之间的转换和输入、输出端的阻抗匹配。

采用ADS Momentum软件对片上变压器进行电磁仿真,在2 GHz频点,输入、级间和输出变压器的功率传输效率分别为74.2%,75.5%和78.4%。

该PA基于TSMC 65 nm CMOS模型设计,采用Agilent ADS 软件进行电路仿真,仿真结果表明:在2.5 V供电电压、2 GHz工作频率点,PA的输入、输出完全匹配到50Ω(S11=–22.4 dB、S22=–13.5 dB),功率增益为33.2 dB,最高输出功率达到23.4 dBm,最高功率附加效率(PAE)达到35.3%,芯片面积仅为1.01 mm2。

%A fully integrated CMOS power amplifier (PA) operating at 2 GHz was designed, with on-chip transformers-based match networks used to realize the conversion of single-end between differential signals and the impedance match of input and output port. On-chip transformer was simulated using electromagnetic simulator ADS Momentum, and the efficiencies of input match, inter-stage and output match networks were 74.2%, 75.5% and 78.4%, respectively. The PA was designed and simulated in Agilent’s ADS using TSMC 65 nm CMOS spice model. According to the simulation results of PA operating at 2 GHz and supplied 2.5 V, input and output impedances are fully matched to 50Ω(S11= –22.4 dB,S22= –13.5 dB), power gain is 33.2 dB, the saturated output power is 23.4 dBm, the maximum PAE is 35.3%, and the chip’s area is only 1.01 mm2.【总页数】3页(P87-89)【作者】徐元中;梅菲;周鑫【作者单位】湖北工业大学太阳能高效利用湖北省协同创新中心,湖北武汉430068;湖北工业大学太阳能高效利用湖北省协同创新中心,湖北武汉 430068;湖北工业大学太阳能高效利用湖北省协同创新中心,湖北武汉 430068【正文语种】中文【中图分类】TN432【相关文献】1.60GHz CMOS片上巴伦及功率放大器设计 [J], 张峻齐;王志刚2.基于功率合成器的20GHz CMOS功率放大器设计 [J], 李红;贺章擎;徐元中3.基于模拟预失真的2.4 GHz CMOS功率放大器设计 [J], 徐乐;陶李;刘宏;田彤4.基于cascode结构的Ka频段CMOS功率放大器设计 [J], 甄建宇;陈娜5.基于cascode结构的Ka频段CMOS功率放大器设计 [J], 甄建宇;陈娜因版权原因,仅展示原文概要,查看原文内容请购买。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

收稿日期:2003-11-13基金项目:国家自然科学基金资助项目(90307009)作者简介:周鑫(1978-),男,四川成都人,硕士生,主要从事集成传感器的研究。

文章编号:1004-2474(2005)04-0434-04基于标准CMOS 工艺的有源像素单元结构的研究周 鑫,朱大中,郭 维(浙江大学信息与电子工程学系,微电子技术与系统设计研究所,浙江杭州310027)摘 要:基于标准N 阱互补金属氧化物半导体集成电路(CM O S )工艺,设计了P +/N -w ell /P -sub 光电管结构和传统的N +/P -sub 光电管结构的有源像素单元。

像素单元面积为100 m ×100 m ,感光面积百分比分别为77.6%和89%,采用了上华0.6 m 两层金属两层多晶硅CM O S 工艺研制。

测试分析结果表明P +/N -well/P -sub 结构在暗电流大小,光照响应信号大小,感光灵敏度和感光动态范围上均优于传统的N +/P-sub 结构。

通过改变复位信号频率,将P +/N -w ell /P -sub 结构像素的感光动态范围提高到139.8dB ,改善了有源像素的感光性能。

关键词:互补金属氧化物半导体集成电路(CM O S );有源像素传感器;光电传感器中图分类号:T N 432 文献标识码:AResearch of Active Pixel Structure Based on Standard CMOS TechnologyZHOU Xin ,ZHU Da -zhong ,GUO Wei(Dept.of Information Science and E lectronics Eng ineering,Zh ejiang University,Hangz hou 310027,C hina) Abstract :I n this paper ,the r esearch of activ e pix el sensor s w it h differ ent photo diodes str uct ur es is car ried out.T he pho todio des structures include P +/N -w ell/P-sub and tr aditio nal N +/P-sub.T he size of each pixel is 100 m ×100 m ,and t he fill factor o f the tw o str uctures ar e 77.6%and 89%separ ately .T he chip is fabr icated in CSM C w it h 0.6 m do uble metal double po ly CM OS pr ocess .M easurement results show that P +/N -well /P -sub structur e has low dark cur rent ,larg e phot o-response,high sensitivity and lar ge dy namic r ange.W hen the r eset sig nal fr equency is adjusted acco r ding to illum inatio n intensity ,the to tal dynamic ra ng e o f the P +/N -well/P -sub senso r can be increased to 139.8dB .With P +/N -w ell /P -sub str uctur e photo diodes ,per for mance of pix el is im-pr ov ed . Key words :CM OS ;activ e pixel senso r ;pho toelectr ic senso r 随着数字图像技术应用范围的不断扩大,基于硅平面工艺的电荷耦合器件(CCD)和互补金属氧化物半导体集成电路(CM OS)图像传感器在近年来高速发展。

CM OS 图像传感器以其低功耗,低成本,可与超大规模集成电路兼容集成的特点而得到广泛的应用[1]。

当前的CMOS 图像传感器主要采用有源像素结构(APS)[2],即在像素单元内部有对光电信号进行处理的预处理电路将光电信号放大,以利于后端的采样、降噪以及模数转换等处理。

CM OS 图像传感器的感光部分大都采用硅光电二极管阵列,通过在P 型衬底或外延层上注入N +掺杂从而形成PN 结。

光电二极管的PN 结深度决定了传感器敏感的光谱范围[3],PN 结的反向漏电流大小决定了像素的暗电流大小。

在传统的N +/P-sub 光电管结构CM OS 图像传感器中,光电管的结深较浅,一般为0.2~0.3 m ,对可见光谱中波长较短部分光敏感,敏感的光谱范围较窄。

像素中光电管的面积影响到光电流的大小,为了增大光电流,在设计中尽可能提高光电管面积在整个像素面积中的比例,即感光面积百分比[2]。

随着工艺线宽的不断减小,像素尺寸也不断缩小。

如何在缩小像素尺寸的同时保证较高的有效感光面积,就成为像素设计中一个重要的考虑方面。

本文基于上华0.6 m 标准CM OS 工艺,设计了采用P +/N -w ell/P-sub 结构光电管的像素单元。

该结构有两个不同结深的PN 结并联,提高了感光单元敏感的光谱范围和有效感光面积。

与传统N +/P-sub 结构像素单元相比,提高了感光灵敏度,改善了像素的性能。

第27卷第4期压 电 与 声 光Vo l .27N o .42005年8月PI EZOEL ECT R ICS &A COU ST OO PT ICSA ug.20051 不同光电二极管结构的有源像素单元设计 在光照下,硅片中的原子外层电子会因吸收了光子能量而激发。

当光子能量hv ≥E g 时,光子可在硅片中激发出电子空穴对。

h 为普朗克常数,v 为入射光的频率,E g 为硅的禁带宽度。

入射光子在硅片中的吸收可由式(1)来表示[4],即I ( ,x )=I 0( )exp[- ( )x ](1)式中 I ( ,x )是波长为 的入射光在硅片中深度x 处的光强度; ( )为与光波长 相关的光在媒质中的吸收系数。

表示光在媒质中传播1/ 距离时,能量减弱到原来能量的1/e ,1/ 为该波长的光在材料中的透射深度。

=4!k / (2)式中 k 为媒质的消光系数。

光在媒质中的吸收系数和透射深度分别随着入射光波长的增加而减小或增加,即与长波长的光相比,短波长的入射光在硅片中激发的电子空穴对更接近硅片的表面[5]。

当硅片中存在PN 结时,由于PN 结势垒区有较强的内建电场,使得势垒区中激发产生的空穴和从N 区扩散进入势垒区的空穴向P 区漂移;同时,势垒区中激发产生的电子和从P 区扩散进入势垒区的电子向N 区漂移。

入射光在硅片中产生的光电流由扩散电流和漂移电流共同组成。

这样,硅片中深度为x 处的PN 结对在该深度附近产生的光生载流子有较高的收集效率,即硅片中光电管的结深决定了其敏感光谱的范围和相应光电流的大小。

本设计中的有源图1 3管有源像素结构F ig.1 3T ransisto rs activ e pix el str uct ur e像素在电路结构上采用了当前广泛使用的3管单元有源像素结构,如图1所示。

在每一个读取周期之初,复位信号脉冲控制复位管(M RE)导通对光电二极管(PD )充电复位。

M RE 关断后,光电流对PD 等效电容放电,使得光电管上的电平下降,放电速度反映了光电流的大小。

PD 上的信号经过源极跟随管(M SF )和行选通管(M RS )输出进入后端的相关二次采样电路去除固定模式噪声,然后经输出缓冲电路输出。

整个系统在数字时序电路的控制下工作。

本设计的有源像素基于上华0.6 m 两层金属两层多晶硅N 阱标准CM OS 工艺,保证了研究的像素结构能够与各种数字CMOS 工艺兼容。

该工艺中使用P 型衬底(电阻率为15~25∀・cm )的硅片。

在像素单元的设计中,单个像素的大小为100 m ×100 m,该尺寸的像素可应用于对目标进行对准、跟踪和识别的光电传感器,如象限传感器等领域。

设计的像素的基本纵向结构如图2所示。

图2 N +/P -sub 与P +/N -well/P -sub 结构的光电二极管纵向结构示意图Fig.2 T he cr oss-sectio n str uctur es of N +/P -sub andP +/N -w ell /P -sub pho todio de在标准CM OS 工艺中,广泛使用的PD 的形式如图2(a)所示。

在该结构中,轻掺杂的P 型衬底与注入的N +型掺杂形成二极管(N +/P -sub ),N +型掺杂区在N 沟道MOS 器件源漏注入时同时形成。

在CM OS 工艺中,源漏注入形成的结深较浅,N +型掺杂注入的结深约0.25 m 。

由于P 型衬底掺杂浓度较低,N +注入的掺杂浓度较高,N +/P -sub 结的耗尽层向P 型衬底扩展,对可见光光谱范围中的较短波长的入射光有较好的响应。

P 型衬底通过P +型注入掺杂与地电平相连,N +型掺杂区与正电平相连接,保证工作过程中PN 结反向偏置。

图2(b)中的PD 结构为两个二极管并联的结构(P +/N -well /P -sub)。

P +型掺杂区与N 阱形成一个PN 结,N 阱与 第4期周 鑫等:基于标准CM O S 工艺的有源像素单元结构的研究435 P型衬底形成一个PN结。

N阱通过N+型掺杂注入区与正电平电极相连,P+型掺杂区与P型衬底相连并连接到地电平,保证两个并联的PN结反偏。

在工作状态下,N阱连接到高电平,即图1(a)中MRE的源极,P+型掺杂区与P型衬底均为地电平,从而使寄生的PNP管(P衬底区-N阱-N+型掺杂区)的发射极-基极和集电极-基极PN结均处于反偏,寄生PNP管处于反向截止状态,防止了寄生晶体管对PD工作状态的影响。

该结构中的两个PN结的结深不同,P+型掺杂区和N阱间PN结的结深为0.3 m,N阱与P型衬底间PN结的结深为1.5 m,可同时对两个不同波长范围的光的吸收。

两个不同深度的PN结的存在使得该结构的光电管的等效感光面积扩大,提高了像素的感光灵敏度。

图1(b)中,N+/P-sub二极管结构的感光面积百分比为89.0%,P+/N-w ell/P-sub结构为77.6%。

传统的N+/P-sub光电管结构简单,感光面积百分比高;P+/N-w ell/P-sub结构由于要防止出现寄生晶体管效应并要保证两个PN结均反偏,在像素内部的P+区需增加连接到地电平的连线,使其感光面积百分比低于传统结构,但该结构的双PN 结结构有效提高了其等效感光面积,弥补了感光面积百分比较低的不足。

相关文档
最新文档