《半导体芯片制造技术》课件 (8)
合集下载
半导体芯片制造技术
⑸固定的熔点
图1-8 晶体非晶体的加热曲线
2. 晶体的缺陷 晶体缺陷按缺陷的几何尺寸可分为点缺陷，如空 位、间隙原子；线缺陷，如位错；及面缺陷，如晶粒 间界和堆垛层错等。
第三节 半导体生产污染控制
一、污染物种类
1.颗粒污染物 颗粒包括空气中所含的颗粒、人员产生的颗粒、 设备和工艺操作过程中使用的化学品产生的颗粒等。 在任何晶片上，都存在大量的颗粒。有些位于器件不 太敏感的区域，不会造成器件缺陷，而有些则属于致 命性的。根据经验得出的法则是：颗粒的大小要小于 器件上最小的特征图形尺寸的1/10，否则，就会形成 缺陷。
单晶体
多晶体
非晶体
图1-3 特性， 称之为晶体的自限性。
⑶各向异性 晶体的物理性质随着晶面的方向不同而不同， 称为晶体的各向异性。
图1-7 云母片和玻璃片的石蜡熔化实验
⑷对称性 晶体在某几个特定的方向上所表现出的物理、 化学性质完全相同。在晶体中，如果沿某些特定的 方向原子排列的密度相同，则沿这些方向的性能相 同。
浓度/（粒/ 升） 小于等于1 小于等于10
最高 最低 最高 最低
噪声（A声 级）/db
100
1000 10000
大于等 于0.5
小于等于 100
小于等于 1000
27
18
60
40
小于等于70
小于等于 10000
五、洁净室的维护 超净间的定期维护是非常必要的。清洁人员 必须要穿着与生产人员一样的洁净服，超净 间的清洁器具，包括拖把，也要仔细选择。 一般家庭使用的清洁器具太脏，无法在超净 间使用。而且使用真空吸尘器也要特别注意。 真空吸尘器中的排风系统中，装有HEPA过 滤器，现在已经可以在超净间中使用。许多 超净间采用内置式真空系统来减少清洁时产 生的脏东西。
半导体制造技术导论chapter8离子注入工艺
• 从高温获得的热能，帮助非晶态原子复 原成单晶体结构
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
热退火
•晶格原子
PPT文档演模板
•掺杂物原子
半导体制造技术导论chapter8离子注 入工艺
热退火
•晶格原子
PPT文档演模板
•掺杂物原子
半导体制造技术导论chapter8离子注 入工艺
• 离子束并非完美的平行，许多离子在穿入 基片之后立刻会和晶格原子发生许多的原 子核碰撞。一部分的离子可以沿着通道深 入基片，而很多其他离子则被阻滞成常态 的高斯分佈.
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
损害制程
• 注入的离子转移能量给晶格原子
– 原子从晶格的束缚能释放出来
半导体制造技术导论chapter8离子注 入工艺
离子注入：气体系统
• 特殊的气体递送系统控制有害的气体 • 更换气体钢瓶需要特殊的训练 • 氩气用来吹除净化和离子束校正
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
ቤተ መጻሕፍቲ ባይዱ 离子注入：电机系统
• 高压系统
– 决定控制接面深度的离子能量
快速加热步骤和高温炉退火
•多晶 硅 •硅
•RTP退火
•匣
极 •二
氧化
硅匣
极 •源极 / 漏极
•硅
•多晶 硅
•高温炉退 火
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
问与答
• 为什么高温炉的温度无法像RTP系统一样 急速上升及冷却?
• 高温炉有非常高的热容量，需要非常高的 加热功率以快速升高温度。由于温度会过 高(overshoot)或是过低(undershoot)，所以很 难做到快速升温而没有大的温度震盪.
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
热退火
•晶格原子
PPT文档演模板
•掺杂物原子
半导体制造技术导论chapter8离子注 入工艺
热退火
•晶格原子
PPT文档演模板
•掺杂物原子
半导体制造技术导论chapter8离子注 入工艺
• 离子束并非完美的平行，许多离子在穿入 基片之后立刻会和晶格原子发生许多的原 子核碰撞。一部分的离子可以沿着通道深 入基片，而很多其他离子则被阻滞成常态 的高斯分佈.
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
损害制程
• 注入的离子转移能量给晶格原子
– 原子从晶格的束缚能释放出来
半导体制造技术导论chapter8离子注 入工艺
离子注入：气体系统
• 特殊的气体递送系统控制有害的气体 • 更换气体钢瓶需要特殊的训练 • 氩气用来吹除净化和离子束校正
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
ቤተ መጻሕፍቲ ባይዱ 离子注入：电机系统
• 高压系统
– 决定控制接面深度的离子能量
快速加热步骤和高温炉退火
•多晶 硅 •硅
•RTP退火
•匣
极 •二
氧化
硅匣
极 •源极 / 漏极
•硅
•多晶 硅
•高温炉退 火
PPT文档演模板
半导体制造技术导论chapter8离子注 入工艺
问与答
• 为什么高温炉的温度无法像RTP系统一样 急速上升及冷却?
• 高温炉有非常高的热容量，需要非常高的 加热功率以快速升高温度。由于温度会过 高(overshoot)或是过低(undershoot)，所以很 难做到快速升温而没有大的温度震盪.
半导体封装工艺讲解——芯片制造流程课件PPT
到L/F的运输过程； 3、Collect以一定的力将芯片Bond在点有银浆的L/F
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
的Pad上，具体位置可控； 4、Bond Head Resolution：
X-0.2um；Y-0.5um；Z-1.25um； 5、Bond Head Speed：1.3m/s；
FOL– Die Attach 芯片粘接
Thickness Size
FOL– 3rd Optical Inspection三 光检查
检查Die Attach和Wire Bond之后有无各种废品
EOL– End of Line后段工艺
EOL
Annealing 电镀退火
Trim/Form 切筋/成型
Molding 注塑
Laser Mark 激光打字
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线
Epo
TOP VIEW
银浆
Mold pound 环氧树脂
SIDE VIEW
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
……
Raw Material in Assembly(封装 原材料)
半导体制造技术ppt课件
27
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
半导体制造技术ppt
半导体制造的环保与安全
05
采用低能耗的设备、优化生产工艺和强化能源管理，以降低能源消耗。
节能设计
利用废水回收系统，回收利用生产过程中产生的废水，减少用水量。
废水回收
采用低排放的设备、实施废气处理技术，以减少废气排放。
废气减排
半导体制造过程中的环保措施
严格执行国家和地方的安全法规
安全培训
安全检查
半导体制造过程的安全规范
将废弃物按照不同的类别进行收集和处理，以便于回收利用。
废弃物处理和回收利用
分类收集和处理
利用回收技术将废弃物进行处理，以回收利用资源。
回收利用
按照国家和地方的规定，将无法回收利用的废弃物进行合法处理，以减少对环境的污染。
废弃物的合法处理
未来半导体制造技术的前景展望
06
新材料
随着人工智能技术的发展，越来越多的半导体制造设备具备了智能化控制和自主学习的能力。
半导体制造设备的最新发展
更高效的生产线
为了提高生产效率和降低成本，各半导体制造厂家正在致力于改进生产线，提高设备的联动性和生产能力。
更先进的材料和工艺
随着科学技术的发展，越来越多的先进材料和工艺被应用于半导体制造中，如石墨烯、碳纳米管等材料以及更为精细的制程工艺。
薄膜沉积
在晶圆表面沉积所需材料，如半导体、绝缘体或导体等。
封装测试
将芯片封装并测试其性能，以确保其满足要求。
半导体制造的基本步骤
原材料准备
晶圆制备
薄膜沉积
刻蚀工艺
离子注入
封装测试
各步骤中的主要技术
制造工艺的优化
通过对制造工艺参数进行调整和完善，提高产品的质量和产量。
制造工艺的改进
《半导体芯片制造技术》课件 (7)
光刻胶主要有四大成分组成： （1）感光剂 （2）增感剂 （3）溶剂 （4）添加剂
2.光刻胶的主要技术参数 （1）分辨率
分辨率是指区别半导体晶片表面相邻图形特征 的能力。 （2）对比度
对比度是指光刻胶从曝光区到非曝光区过渡的 陡度。 （3）敏感度
敏感度是指光刻胶上产生一个良好的图形所需 一定波长光的最小能量值（或最小曝光量）。
（4）黏度
黏度是衡量光刻胶流动特性的参数。黏度随着 光刻胶中的溶剂的减少而增加；高黏度会产生厚的光 刻胶；越小黏度，就有越均匀的光刻胶厚度。 （5）黏附性 黏附性表征光刻胶粘着于衬底的强度。 （6）抗蚀性 光刻胶必须有较强的抗蚀性，才能在后续的工 序中起到保护下面一层的作用。 （7）表面张力 表面张力是指液体中将表面分子拉向液体主体 内的分子间吸引力。
在现代集成电路工艺中，使用最多的投影光刻系统 是分步式投影光刻机，也叫步进式投影光刻机。步 进式光刻机每一步只投影一个曝光场，曝光完成后 步进到另一个位置进行曝光，依次完成整片晶圆片 的曝光。步进式光刻机使用投影光刻版，上面有一 个或多个芯片的图形阵列，步进式光刻机的投影曝 光系统使用折射光学系统把版图投影到晶圆片上。
第七章 光刻
光刻(photo
etching)是指通过匀胶、曝光、显影等 一系列工艺步骤，将晶圆表面薄膜的特定部分除去而 留下带有微图形结构薄膜，完成将设计好的电路图形 从光刻版上转移到晶圆片表面光刻胶上的工艺。
总的来说，光刻是将图形转移的一个复制过程。
一、光刻的特点及要求 1.光刻的特点 光刻是半导体制造过程的中心，各种制造工艺 中晶圆片需要多次经过光刻工艺，光刻工艺从很大程 度上决定着半导器件图形分辨率、成品率以及质量， 因此光刻被认为是半导体制造行业中最关键的步骤。 光刻技术有如下几方面特点： （1）光刻是一种表面加工技术； （2）光刻是复印图像和化学腐蚀相结合的综合性技术； （3）器件的尺寸越小，集成度越高，光刻的精度越高， 难度就越大。
半导体芯片制造技术
第五节 悬浮区熔法制备单晶硅
为了防止由于熔体与坩埚材料的化学反应造成的玷 污，而发展了无坩埚拉直工艺，这种工艺对拉制硅单晶 尤其合适，此法称为悬浮区熔工艺。 悬浮区熔法制备的单晶硅氧含量和杂质含量很低， 经过多次区熔提炼，可得到低氧高阻的单晶硅，特别适 合制作电力电子器件。但目前悬浮区熔法制备的单晶硅 仅占有很小市场份额，主要还是以直拉法制备单晶硅为 主。
六、晶体的长大
图3-5 固相液相界面模型
第二节直拉法制备单晶硅设备及材料准备
目前常用的制备单晶硅的方法主要有直拉法和悬 浮区熔法两种。直拉法是熔体生长单晶的最常用的一 种方法，其示意图如图3-6所示。
图3-6 直拉法制备单晶硅示意图
一、直拉法制备单晶硅设备
1．直拉单晶炉结构 主要由炉体、电气部分、热系统、水冷系统、 真空系统和氢气装置五大部分组成。
3.硅单晶析出及杂质条纹 直拉硅单晶中由于分凝现象，使得生长界面附 近杂质过饱和有时会出现析出，析出是在硅单晶中 形成散粒（或颗粒）掺杂剂单质的现象。
4.单晶硅中的氧和碳 直拉硅单晶中的氧和碳是一类很重要的杂质， 氧和碳在直拉单晶中，可能形成微沉淀，可能在微 沉淀基础上形成微缺陷，严重影响单晶质量，影响 大规模集成电路性能和制造。 直拉硅单晶一般单晶头部氧浓度高，尾部氧浓 度低，单晶的面中心氧浓度高，边缘氧浓度低。硅 单晶的这种氧浓度分布既受坩埚污染影响，也受拉 晶时氧蒸发和氧分凝效应影响。
四、晶核的形成
晶核的形成有两种方式： （1）自发晶核 由于液体内部过冷，在液体内部自发生成的晶核， 叫做自发晶核。 （2）非自发晶核 晶核不在液体内部自发产生，而是借助于外来固 态物质的帮助，比如在籽晶、坩埚壁、液体中的非溶 性杂质等表面上产生的晶核，叫做非自发晶核。
半导体芯片制造技术晶圆制备课件
4.氧含量
控制硅锭中的氧含量水平的均匀性是非常重要 的，而且随着更大的直径尺寸，难度也越来越大。 少量的氧能起到俘获中心的作用，它能束缚硅中的 沾染物。然而，硅锭中过量的氧会影响硅的机械和 电学特性。例如，氧会导致P-N结漏电流的增加，也 会增大MOS器件的漏电流。
硅中的氧含量是通过横断面来检测的，即对硅 晶体结构进行成分的分析。一片有代表性的硅被放 在环氧材料的罐里，然后研磨并抛平使其露出固体 颗粒结构。用化学腐蚀剂使要识别的特定元素发亮 或发暗。样品准备好后，使用透射电镜（TEM）描述 晶体的结构，目前硅片中的氧含量被控制在24到 33ppm。
一旦晶体在切割块上定好晶向，就沿着轴滚磨出 一个参考面，如图4-4所示。
图4-4定位面研磨
图4-5 硅片的类型标志
四、切片
单晶硅在切片时，硅片的厚度，晶向，翘曲度和 平行度是关键参数，需要严格控制。晶片切片的要求 是：厚度符合要求；平整度和弯曲度要小，无缺损， 无裂缝，刀痕浅。
单晶硅切成硅片，通常采用内圆切片机或线切片 机。
图4-18 硅片变形
2.平整度
平整度是硅片最主要的参数之一，主要是因为 光刻工艺对局部位置的平整度是非常敏感的。硅片 平整度是指在通过硅片的直线上的厚度变化。它是 通过硅片的上表面和一个规定参考面的距离得到的。 对一个硅片来说，如果它被完全平坦地放置，参考 面在理论上就是绝对平坦的背面，比如利用真空压 力把它拉到一个清洁平坦的面上，如图4-19所示， 平整度可以规定为硅片上一个特定点周围的局部平 整度，也可以规定为整体平整度，它是在硅片表面 的固定质量面积（FQA）上整个硅片的平整度。固定 质量面积不包括硅片表面周边的无用区域。测量大 面积的平整度要比小面积难控制。
然而，晶圆具有的一个特性却限制了生产商随 意增加晶圆的尺寸，那就是在芯片生产过程中，离 晶圆中心越远就越容易出现坏点，因此从晶圆中心 向外扩展，坏点数呈上升趋势。另外更大直径晶圆 对于单晶棒生长以及芯片制造保持良好的工艺控制 都提出了更高的要求，这样我们就无法随心所欲地 增大晶圆尺寸。
《芯片制造工艺》课件
离子注入机则用于将杂质 离子注入到晶圆中的特定 区域，以改变材料的电学 性质。
刻蚀机和镀膜机则分别用 于在晶圆表面刻蚀和沉积 材料，形成电路和器件结 构。
封装设备
封装设备是将制造好的芯片封装在管壳中，以保护芯片 并便于使用。
塑封机用于将芯片封装在塑料或陶瓷管壳中，打标机则 用于在管壳上打上标识，便于识别和追踪。
芯片制造工艺技术
薄膜制备技术
01
02
03
化学气相沉积
利用化学反应在芯片表面 形成固态薄膜，常用方法 包括热 CVD、等离子体增 强 CVD 和原子层沉积。
物理气相沉积
通过物理方法将材料原子 或分子沉积到芯片表面， 形成固态薄膜，包括真空 蒸发镀膜和溅射镀膜。
分子束外延
在单晶基底上以单层原子 精度控制生长单晶薄膜的 技术。
光刻技术
光学光刻
利用光线透过掩模投射到光敏材 料上，形成电路图形的光刻技术
。
X 射线光刻
利用 X 射线通过掩模投射到光敏 材料上，形成电路图形的光刻技术 。
离子束光刻
利用离子束通过掩模投射到光敏材 料上，形成电路图形的光刻技术。
刻蚀技术
等离子刻蚀
利用等离子体进行刻蚀的技术，可以实现各向异性刻蚀。
存储器优势
三星电子在存储器领域具有显著优势，其DRAM和 NAND闪存芯片在全球市场份额中占据领先地位。
产业链拓展
三星电子不仅在芯片制造领域有所建树，还 通过拓展产业链，涉足手机、电视等电子产 品领域。
中芯国际的芯片制造工艺
1 2
成熟工艺技术
中芯国际在成熟工艺技术方面具有较强的实力， 能够提供多种制程技术的芯片制造服务。
主要包括塑封机、打标机、测试机等。 测试机则用于测试封装好的芯片性能是否符合要求。
刻蚀机和镀膜机则分别用 于在晶圆表面刻蚀和沉积 材料，形成电路和器件结 构。
封装设备
封装设备是将制造好的芯片封装在管壳中，以保护芯片 并便于使用。
塑封机用于将芯片封装在塑料或陶瓷管壳中，打标机则 用于在管壳上打上标识，便于识别和追踪。
芯片制造工艺技术
薄膜制备技术
01
02
03
化学气相沉积
利用化学反应在芯片表面 形成固态薄膜，常用方法 包括热 CVD、等离子体增 强 CVD 和原子层沉积。
物理气相沉积
通过物理方法将材料原子 或分子沉积到芯片表面， 形成固态薄膜，包括真空 蒸发镀膜和溅射镀膜。
分子束外延
在单晶基底上以单层原子 精度控制生长单晶薄膜的 技术。
光刻技术
光学光刻
利用光线透过掩模投射到光敏材 料上，形成电路图形的光刻技术
。
X 射线光刻
利用 X 射线通过掩模投射到光敏 材料上，形成电路图形的光刻技术 。
离子束光刻
利用离子束通过掩模投射到光敏材 料上，形成电路图形的光刻技术。
刻蚀技术
等离子刻蚀
利用等离子体进行刻蚀的技术，可以实现各向异性刻蚀。
存储器优势
三星电子在存储器领域具有显著优势，其DRAM和 NAND闪存芯片在全球市场份额中占据领先地位。
产业链拓展
三星电子不仅在芯片制造领域有所建树，还 通过拓展产业链，涉足手机、电视等电子产 品领域。
中芯国际的芯片制造工艺
1 2
成熟工艺技术
中芯国际在成熟工艺技术方面具有较强的实力， 能够提供多种制程技术的芯片制造服务。
主要包括塑封机、打标机、测试机等。 测试机则用于测试封装好的芯片性能是否符合要求。
半导体制造工艺技术(PPT 68页)
本章将讨论薄膜淀积的原理、过程和所 需的设备，重点讨论SiO2和Si3N4等绝缘材料薄 膜以及多晶硅的淀积。金属和金属化合物薄膜 的淀积将在第13章中介绍。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
Figure 11.10
电信学院微电子教研室
CVD 反应中的压力
如果CVD发生在低压下，反应气体通过边 界层达到表面的扩散作用会显著增加。这会增 加反应物到衬底的输运。在CVD反应中低压的 作用就是使反应物更快地到达衬底表面。在这 种情况下，速度限制将受约于表面反应，即在 较低压下CVD工艺是反应速度限制的。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
MSI时代nMOS晶体管的各层膜
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
Photo 11.3
电信学院微电子教研室
CVD 化学过程
• 高温分解： 通常在无氧的条件下，通过加热化 合物分解（化学键断裂）；
2. 光分解： 利用辐射使化合物的化学键断裂分解； 3. 还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； • 氧化还原反应： 反应3与4地组合，反应后形成两
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
Figure 11.10
电信学院微电子教研室
CVD 反应中的压力
如果CVD发生在低压下，反应气体通过边 界层达到表面的扩散作用会显著增加。这会增 加反应物到衬底的输运。在CVD反应中低压的 作用就是使反应物更快地到达衬底表面。在这 种情况下，速度限制将受约于表面反应，即在 较低压下CVD工艺是反应速度限制的。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
MSI时代nMOS晶体管的各层膜
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
Photo 11.3
电信学院微电子教研室
CVD 化学过程
• 高温分解： 通常在无氧的条件下，通过加热化 合物分解（化学键断裂）；
2. 光分解： 利用辐射使化合物的化学键断裂分解； 3. 还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； • 氧化还原反应： 反应3与4地组合，反应后形成两
半导体芯片 PPT课件
88
• 晶体管看上去像是两个二极管背靠背布置在一起。您可能会想， 没有电流能够流过晶体管，因为背靠背布置的二极管在两个方 向上都会阻止电流通过，而事实也的确如此。不过，如果对夹 层结构的中间层施加一个小电流，则会有一个更大的电流流过 整个夹层结构。这使得晶体管具有了开关行为，一个小电流能 够开启或关闭一个大电流。
• 硅芯片是一个硅片，能够容纳数千个晶体管。通过将晶体管用 作开关，可以制造出逻辑门电路，而通过逻辑门，可以制造出 微处理器芯片。
9
3、前景展望
从处理器和其他电子设备 如此廉价和普遍的原因所在。
那么，未来前景如何呢？
10 10
摩尔定律
11 11
半导体芯片
制作人：王阳 成员 ：胡太平 吴 昌 卿自运 吴坤印 陈 涛
主要内容
半导体芯片概念 半导体芯片工作原理
半导体芯片前景
22
1.什么是半导体芯片
33
• 定义：在半导体片材上进 行浸蚀，布线，制成的能 实现某种功能的半导体器 件。
4
2.半导体芯片的工作原理
硅是一种很常见的元素—— 例如，它是砂子和石英的主 要组成元素。如果在元素周 期表中查找硅，您会发现它 的位置在铝的旁边，碳的下 方和锗的上方。
Thank You
Questions ？
12 12
55
收到
在硅的晶格中，所有硅原子 都完美地与四个相邻原子形 成作用键，因此没有可用于 传导电流的自由电子。
6
可以混入两种类型的杂质：可以混入两种类型的杂质：
• N型——N型掺杂是在硅中添加少量的磷或砷。磷和砷的外层都 有五个电子，因此它们在进入硅晶格时不会处在正确的位置 上。第五个电子没有可供结合的键，因此可以自由地到处运 动，只需很少的一点杂质就可以产生足够多的自由电子，从而 让电流通过硅。电子具有负(Negative)电荷，因此称作N型硅。
• 晶体管看上去像是两个二极管背靠背布置在一起。您可能会想， 没有电流能够流过晶体管，因为背靠背布置的二极管在两个方 向上都会阻止电流通过，而事实也的确如此。不过，如果对夹 层结构的中间层施加一个小电流，则会有一个更大的电流流过 整个夹层结构。这使得晶体管具有了开关行为，一个小电流能 够开启或关闭一个大电流。
• 硅芯片是一个硅片，能够容纳数千个晶体管。通过将晶体管用 作开关，可以制造出逻辑门电路，而通过逻辑门，可以制造出 微处理器芯片。
9
3、前景展望
从处理器和其他电子设备 如此廉价和普遍的原因所在。
那么，未来前景如何呢？
10 10
摩尔定律
11 11
半导体芯片
制作人：王阳 成员 ：胡太平 吴 昌 卿自运 吴坤印 陈 涛
主要内容
半导体芯片概念 半导体芯片工作原理
半导体芯片前景
22
1.什么是半导体芯片
33
• 定义：在半导体片材上进 行浸蚀，布线，制成的能 实现某种功能的半导体器 件。
4
2.半导体芯片的工作原理
硅是一种很常见的元素—— 例如，它是砂子和石英的主 要组成元素。如果在元素周 期表中查找硅，您会发现它 的位置在铝的旁边，碳的下 方和锗的上方。
Thank You
Questions ？
12 12
55
收到
在硅的晶格中，所有硅原子 都完美地与四个相邻原子形 成作用键，因此没有可用于 传导电流的自由电子。
6
可以混入两种类型的杂质：可以混入两种类型的杂质：
• N型——N型掺杂是在硅中添加少量的磷或砷。磷和砷的外层都 有五个电子，因此它们在进入硅晶格时不会处在正确的位置 上。第五个电子没有可供结合的键，因此可以自由地到处运 动，只需很少的一点杂质就可以产生足够多的自由电子，从而 让电流通过硅。电子具有负(Negative)电荷，因此称作N型硅。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二节 干法刻蚀
干法刻蚀是指利用等离子体激活或高能离子束 轰击的方式来去除物质。由于在刻蚀中不使用液体， 所以称为干法刻蚀。 与湿法刻蚀相比，干法刻蚀具有如下优点： (1) 刻蚀剖面是各向异性的，具有非常好的侧壁剖 面控制； (2) 好的特征尺寸控制； (3) 最小的光刻胶脱落或粘附问题； (4) 好的片内、片间、批次间的刻蚀均匀性； (5) 较低的化学制品使用和处理费用。
二、常见薄膜的等离子刻蚀
除上述所述外，残留物、聚合物、等离子体诱 导损伤以及颗粒沾污也是实际生产中刻蚀技术的参 数。
四、超大规模集成电路对图形转移的要求
在刻蚀过程中转移图形常有如图8-8所示的三种 情况。
图8-8 刻蚀转移图形的三种常见情况
超大规模集成电路（VLSI）对图形转移的要求 主要有以下几个方面： 1.图形转移保真度要高 2.选择比要高 3.刻蚀偏差要小 4.均匀性要好 5.刻蚀的清洁
批处理工艺
非均匀性，各 向同性刻蚀， 大的钻蚀
压力计和定时 器
2μm
1981年：单片刻蚀
CF4O2
单硅片，单独的 终点检测，改进 的重复性
对氧化硅低的 选择比，各向 同性工艺
终点检测
1.5μm
1982年：单片RIE
SF6/氟利昂11， SF6/He
MFC，独立的压 力和气体流量控 制，改进的可重 复性 带真空锁腔体， 可变电极间距， 改进的可重复性
表8-1多晶硅刻蚀技术的发展
年代和反应器设计 尺寸要求 4~5μm各向同性 刻蚀 1977年以前：湿法 腐蚀 用乙酸或H2O缓冲 的HF/HNO3 批处理工艺 化学药品 主要特点 局限性和存在 的问题 光刻胶脱落、 酸槽老化、温 度敏感 控制方法
操作员判断终 点
3μm
1977年：圆桶式刻有被光刻胶覆盖或保护的部 分，以化学反应或物理作用加以去除，以完成将图形 转移到晶圆片表面上的目的的工艺过程。在半导体制 造工艺中，刻蚀与光刻相联系，是一种主要的图形化 （pattern）处理工艺。
第一节 刻蚀技术概述
一、刻蚀技术的发展
伴随着硅片制造技术的多年发展，刻蚀技术发生 了许多改变。最早的圆筒式刻蚀机功能简单，只能进 行有限的控制。现代等离子体刻蚀机能产生高密度等 离子体，具有产生等离子体的独立的RF功率源和硅片 加偏置电压、终点检测、气体压力和流量控制等功能 ，并集成了对刻蚀参数进行控制的软件。表8-1详细 列出了多晶硅刻蚀技术的发展。
各向同性化学刻蚀
各向异性刻蚀
3．刻蚀偏差
刻蚀偏差=Wb-Wa 其中，Wb=刻蚀前光刻胶的线宽；Wa=光刻胶去除后被 刻蚀材料的线宽。
刻蚀中的横向钻蚀
4．选择比
SR=Ef/Er 其中，Ef=被刻蚀材料的刻蚀速率；Er=掩蔽层材料 的刻蚀速率（如光刻胶）。
5．均匀性 刻蚀均匀性是衡量刻蚀工艺在整个硅片上，或 整个一批，或批与批之间刻蚀能力的参数。均匀性 与选择比有密切的联系，因为非均匀性刻蚀会产生 额外的过刻蚀。保持硅片的均匀性是保证制造性能 一致的关键。均匀性的一些问题是因为刻蚀速率和 刻蚀剖面与图形尺寸和密度有关而产生的。刻蚀速 率在小窗口图形中较慢，甚至在具有高深宽比的小 尺寸图形上刻蚀能停止。这一现象被称为深宽比相 关刻蚀(ARDE)，也被称为微负载效应。为了提高均 匀性，必须把硅片表面的ARDE效应减至最小。
三、刻蚀参数
1．刻蚀速率
刻蚀速率=△d/t
其中， △d为被去除材料的厚度，单位为微米； t为刻蚀所用的时间，单位为分钟。
2．刻蚀剖面 刻蚀剖面指的是被刻蚀图形的侧壁形状。有两种 基本的刻蚀剖面：各向同性和各向异性刻蚀剖面。各 项同性的刻蚀剖面是在所有方向上（横向和纵向）以 相同的刻蚀速率进行刻蚀；各向异性的，即刻蚀仅在 垂直于硅片表面的方向上进行，其在横向上的刻蚀很 少可忽略不计。这种垂直的侧壁使得在芯片上可以制 作高密度的刻蚀图形。各向异性刻蚀对于小线宽图形 亚微米器件的制作来说是非常关键的。
一、等离子体的形成
等离子体又叫做电浆，是由部分电子被剥夺后的 原子及原子被电离后产生的正负电子组成的离子化气 体状物质，它广泛存在于宇宙中，常被视为是除去固、 液、气体外，物质存在的第四种状态。等离子体也会 导电，是一种很好的导电体。 等离子体刻蚀的基本过程如下： 气体→离化成活性粒子→扩散并吸附到待刻蚀表 面→表面扩散→与表面膜反应→产物解吸附→离开硅 片表面并排出腔室。
Cl2，HBr
高密度等离子体， 低压，简单的气 体混合；改进的 可重复性
设备复杂，多 变量
独立的产生等 离子体的RF控 制和硅片偏置 的RF控制
二、刻蚀工艺概述
湿法刻蚀 刻蚀技术 干法刻蚀
等离子体刻蚀 离子束溅射刻蚀 反应离子体刻蚀
除上述分类方法外，刻蚀也可以分为有图形刻蚀 和无图形刻蚀。
d t
第二节 干法刻蚀
当然，干法刻蚀也具有选择比低、成本高、设 备复杂等缺点。 干法刻蚀按机理划分主要有：等离子体刻蚀、 反应离子刻蚀和离子溅射刻蚀。
一、刻蚀作用
干法刻蚀系统中，刻蚀作用是通过化学作用或物 理作用，或者化学和物理的共同作用来实现的，如图 8-9所示。
图8-9化学和物理的干法刻蚀机理
二、电势分布
等离子体辉光放电区域中的等离子体电势分布 对刻蚀系统的刻蚀能力有很大的影响。
图8-10刻蚀机辉光放电区域原理图和电势分布
第三节 等离子体刻蚀
等离子刻蚀是将刻蚀气体电离产生带电离子、 分子、电子以及化学活性很强的原子（分子）团， 此原子（分子）团扩散到被刻蚀膜层的表面，与待 刻材料反应生成具有挥发性的反应物质，并被真空 设备抽离排出。等离子刻蚀属于化学反应刻蚀，具 有类似于湿法刻蚀的优缺点：对遮罩、底层的选择 比高，但却是各向同性刻蚀，线宽控制性差。
低氧化硅选择 比，剖面控制
MFC，气体流 量和压力控制 分开
1.5μm~0.5μm
1983年：可变电极 间距，带真空锁
CCl4/He，C12/He， C12/HBr
高深宽比图形 的微负载效应， 剖面控制
电极间距控制， 计算机控制
1.5μm~0.25μm及 以下
1991年：电感耦合 等离子体（ICP）