超前进位加法器的设计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
课程设计报告
课程设计名称:计算机组成原理课程设计课程设计题目:超前进位加法器的设计
院(系):计算机学院
专业:计算机科学与技术
班级:
学号:
姓名:
指导教师:
完成日期:
目录
第1章总体设计方案 (1)
1.1设计原理 (1)
1.2设计思路 (2)
1.3设计环境 (3)
第2章详细设计方案 (4)
2.1顶层方案图的设计与实现 (4)
2.1.1创建顶层图形设计文件 (4)
2.1.2器件的选择与引脚锁定 (4)
2.2功能模块的设计与实现 (6)
2.2十六位超前进位加法器的设计 (6)
2.3仿真调试 (8)
第3章编程下载与硬件测试 (12)
3.1编程下载 (12)
3.2硬件测试及结果分析 (12)
参考文献 (15)
附录(程序清单或电路原理图) (16)
第1章总体设计方案
1.1设计原理
十六位超前进位加法器,可以由4个四位超前进位加法器构成。由第一个四位超前进位加法器的进位输出加进为第二个超前进位加法器的进位输入,依次类推。
超前进位加法器的实现是建立在各位进位的形成条件来实现的。
所以第一位的进位c1=a0*b0+(a0+b0)*c0;
第二位的进位c2=a1*b1+(a1+b1)*a0*b0+(a1+b1)(a0+b0)c0
第三位的进位c3=a2*b2+(a2+b2)a1*b1+(a1+b1)*(a2+b2)*a0*b0+
(a0+b0)(a1+b1)(a2+b2)*c0
第四位的进位c4=a3*b3+(a3+b3)*a2*b2+(a3+b3)*(a2+b2)a1*b1
+(a3+b3)(a2+b2)(a1+b1)*a0*b0
+(a0+b0)(a1+b1)(a2+b2)(a3+b3)*c0 下面我们可以引进传递函数Pi和进位产生函数Gi的概念。他们定义为:Pi=Ai+Bi
Gi=Ai*Bi
P1的意义是:当A0和B0中有一个为1时,若有进位输入,则本位向高位传递进位。这个进位可以看成是低位进位越过本位向高位传递的。G1的意义是:当A0,B0均为1时,不管有无进位输入,定会产生向高位的进位。
将P1,G1代人C1----C4;
C1=G1+P1*C0;式(1)C2=G2+P2*G1+P2*P1*C0;式(2)C3=G3+P3*G2+P3*P2*G1+P3*P2*P1*C0;式(3)C4=G4+P4*G3+P4*P3*G2+P4*P3*P2*G1+P4*P3*P2*P1*C0;式(4)
图1.1 十六位超前进位加法器原理框图
1.2 设计思路
一个十六位超前进位加法器,可以由4个四位超前进位加法器模块构成。
四位超前进位加法器采用Schematic设计输入方式,顶层的八位超前进位加法器采用原理图设计输入方式。
采用硬件描述语言进行电路设计并实现上述给定进位的功能,设计的
Schematic程序经编译、调试后形成gorffree*.bit文件并下载到XCV200可编程逻辑芯片中,经硬件测试验证设计的正确性。
1.3 设计环境
·硬件环境:伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机;
·EDA环境:Xilinx ISE EDA设计软件、ModulSim EDA仿真软件。
第2章详细设计方案
2.1 顶层方案图的设计与实现
顶层方案图实现一位全加器的逻辑功能,采用原理图设计输入方式完成,电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后,把输入/输出信号安排到XCV200指定的引脚上去,实现芯片的引脚锁定。
2.1.1创建顶层图形设计文件
顶层图形文件由4个超前进位加法器(444)构成,33位输入16位输出。可利用Xilinx ECS模块实现顶层图形文件的设计,顶层图形文件结构如图2.1所示。
图2.1 十六位超前进位加法器顶层图形文件结构
2.1.2器件的选择与引脚锁定
(1)器件的选择
由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板,故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。
(2)引脚锁定
把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去,实现芯片的引脚锁定,各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。
表2.1 信号和芯片引脚对应关系
2.1.3编译、综合、适配
利用Xilinx编译器对顶层图形文件进行编译、综合、优化、逻辑分割、适配和布线,生成可供时序仿真的文件和器件下载编程文件。
2.2 功能模块的设计与实现
十六位超前进位加法器采用Schematic设计输入方式。
2.2四位超前进位加法器模块的设计与实现
根据上面在1。1中讲述的四位超前进位加法器的设计原理那样,四位超前进位加法器的实现是建立在进位C1,C2,C3,C4的基础之上的。
所以,由于上面第1章第1节中关于进位C1,C2,C3,C4已经进位讲述,根据式(1),式(2),式(3)式(4)可以画出四位超前
进位加法器的逻辑图。
九个输入分别用表示A0,A1,A2,A3,B0。B1。B2。B3,c0,输出用F0,F1,F2,F3,c4表示,
形成的Schematic程序用444命名,其设计过程如下。
(1)创建Schematic原理图。
(2)功能仿真