E1接口电路原理.ppt

放映结束，谢谢大家！
6DB衰减问题
国标要求E1接口必须能通过6DB衰减不影响业 务的测试，这一性能主要是由接口电路接收芯片 的自身性能决定的。如果衰减后电平值过低，低 于接收器的接收极限值，接受器就不输出，导致 FPGA收不到E1信号。如果遇到这个问题，可以通 过调节接口电路的部分电阻值来调节接受器的基 准判决电平。在例图1中，可以调节R45和R54,通 过它们使得A、B点电平值降低，从而使-INA、INB、-INC、-IND收电平值降低。MC3486输出信号 是+IN与-IN比较得来的，降低-IN相当于使极限值 增大。
E1接口电路原理
作者 开发部：王大伟
一、概述
本次讲座的主要内容是E1接口电路。 E1接口 电路是E1插口与E1信号处理芯片之间的部分，这 一部分电路主要作用有如下几点： 1、电平变换 2、网络隔离 3、滤波、整形
图1、E1接口电路例图
二、E1信号说明
E1信号要用4根线传输，分别为IN+,IN,OUT+,OUT-。在传输过程中有两种方式：平衡方式 和非平衡方式。
图2、发送端P端各点波形
三、发送端说明
发送端主要有两部分组成：驱动器74LS240, 变压器PT28-2003H。
74LS240的主要作用是驱动FPGA的E1输出信 号。
变压器的主要作用是电平调整和变换。
其电平变化过程如下图：
变压器输入端以第二个波形(N端信号)为基准信号同第 一个波形（P端信号）比较，输出结果如第三个波形。
E1信号传输距离
通信电缆
2Mbit/s电缆
类型 类 型 类型
I
II III
接口阻抗(欧姆)
120 75 75
外护套单对/单管电缆外径 （mm）
5.00
3.20
3.60
最长使用长度(m)
226 154 180
FPGA芯片发出E1 P端波形，发送到74LS240输入端 240输出端送出波形，发送到变压器输入端 变压器经过电平变换后输出端送出波形
非平衡方式线路接收端P端波形 经过变压器后3486接收波形 3486送往FPGA波形
五、E1接口电路附加说明
掉电/故障直通
这个电路可加在设备插口与接口电路间，断电或故障时， 继电器切到长臂端，这时E1-0直连到E1-1，收接发，发 接收。此时相当于E1信号越过本地设备直通过去。正常 工作时，继电器吸合，将插口与接口电路相连。
平衡方式传输时IN+,IN-和OUT+,OUT-为两对差 分信号，每对差分信号线传送反相的两个信号。
非平衡方式传输时，IN+,OUT+传送信号波形， IN-,OUT-接地。
注意：非平衡方式传输时，FPGA输出N信号和P信 号，信号N对应传输线的OUT-，P对应OUT+，N信号 同样传送一个数据波形，但该信号经过变压器电平变 换后叠加到OUT+上，所以OUT-接地不会丢失信号。
在例图中变压器左侧的部分等效阻抗主要是 由R46、47、55、56决定的。
计算方法如下：因变压器两侧功率相同得出 如下式子：
PL=IL*UL
PR=IR*UR
UL=2UR（变压器匝数比1：2）
UL=RL*IL
UR=Βιβλιοθήκη BaiduR*IR
PL=PR
PL变压器左侧功率；PR变压器右侧功率；IL 变压器左侧电流；IR变压器右侧电流；UR变压器 右侧电压；UL变压器左侧电压；RR变压器左侧的 部分在变压器右侧对应的等效阻值；RL变压器左 侧阻值。
四、接收端说明
收端线路与变压器间的部分为阻抗调整部分， 主要是调整输入阻抗，使之符合传输线特性阻抗 值:非平衡时75欧姆或平衡时120欧姆(阻抗匹配)。 这部分三个电阻串、并联后的阻值大约为375欧 姆。变压器左侧的部分平衡方式时等效阻值为大 约为190欧姆，非平衡方式时，等效阻值大约为 90欧姆。这样，并联后的线路接口处的输入阻抗 分别为120欧姆或75欧姆。
最终结果：RR:RL=1:4
接收端变压器左侧部分电路说明：
MC3486是4路接收器，输入信号经MC3486 驱动后送出比较稳定的波形到FPGA。
共阴二极管的作用是根据H+0I和H-0I的电 平变化送出反馈，调节3486的-INA、-INB、INC、-IND四个输入基准判决电平。举例说： 如果收信号经过比较长距离的传输，电平值变 低，那么信号反馈会使基准判决电平-INA、INB、-INC、-IND也变低，从而相当于在3486 接收端增大了信号幅值。