频率合成技术综述

图 5 DDS 在 PLL 环内分频
图 3 DDS 激励锁相环原理图
这 方 案 是 DDS+PLL 频 率 合 成 技 术 中 最 基 本 最 简 单 的 一 种 方 案 。 DDS 输出信号作为锁相环的参考频率，通过 MCU 控制 DDS 输出频率 来改变锁相环输出频率。 该方案可以用较高的鉴相频率来提高锁相环 的频率切换速度，同时利用 DDS 的高分辨率来 保 证 频 率 间 隔 ，而 PLL 的带通性可以很好的抑制 DDS 输出频谱中的部分杂散。 需要注意的 是，DDS 激励 PLL 输出频率 的 步 进 间 隔 随 着 DDS 的 相 位 控 制 字 N 的 不同而不同， 因此步进间隔在整个输出频率范围内并不是恒定不变 的。 该方案的优势在于可以充分利用锁相环的窄带滤波性能，提高对 带外杂散的抑制能力， 降低杂散水平， 同时也可采用高的鉴相频率 (DDS 输出频率)来提高 PLL 的频率转换速度，并利用 DDS 的高分辨率 来保证小频率间隔。 该方案中系统的调频时间由 PLL 决定，也就是环 路带宽决定。 要想获得比较高的调频速度， 环路带宽必须足够宽；相 反，要想获得好的相位噪声指标，环路带宽必须尽量的窄。 这就是一对 矛盾的指标，需要综合系统的指标来考虑。
图 4 PLL 内嵌 DDS 方案框图
DDS 在 PLL 环内分频方案，VCO 输出一路作为DDS 的参考时钟，
再由 DDS 的频率输出反馈回鉴相器。 VCO 另一路直接滤波输出，其输
出频率为：
fo=fc=
2AfDDS K
= 2Afr K
其中，K 为频率控制字，A 为 DDS 的位数。 在 DDS 内环分频方案
频率切换时间：从发出频率切换的指令开始，到频率切换完成，并 进入允许的相位误差范围所需要的时间。 它与频率合成的方式紧密相 关。
输出功率：指输出的频率信号的功率，一般用 dBm 表示。 相位噪声：指偏离某频率 1Hz 带宽内噪声功率谱密度与输出信号 功率之比，记为 dBc/Hz，是合成频率源 重 要 的 技 术 指 标 。 它 表 现 为 时 域中的零交叉随机起伏和频域中的频谱扩展。 杂散：在频率合成过程中产生的不需要的频率分量，又没有被充 分的抑制掉，这些不需要的频率分量被称为杂散。 一般用偏离输出频 率多少频率上的频谱功率与载波功率之比表示，单位为 dBc。 它也是 合 成 频 率 源 的 一 项 重 要 技 术 指 标 。 杂 散 越 小 越 好 ，一 般 要 求-60dBc ，优 质 的 频 率 源 杂 散 能 达 到 优 于 -80dBc 。
fo=Nfr±fDDS 这方案的难点在于系统中的带通滤波器很难实现，因为同时考虑 对谐波和杂散的抑制以及对混频器的匹配问题，而且混频器的隔离度 有限，因此会给系统带来比较多的杂散分量，从而导致系统频谱纯度 下降。 在实际应用中，这方案的杂散抑制很难获得比较高的指标。 2.4.3 DDS 在 PLL 环内分频方案 这方案的原理图如图 5 所示：
图 2 DDS 原理框图
DDS 的原理框图如图 2所示，它包括相位累加器、波形存储器、数 模转换器、低通滤波器（LPF）和参考时 钟 五 部 分 。 在 参 考 时 钟 的 控 制 下，相位累加器对频率控制字 K 进行线性叠加，得到的相位码对波形 存储器寻址，使之输出相应的幅度码，经过数模转换器得到相对应的 阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。 相位 累 加 器 PA (Phase Accumulator) 在 K 位 频 率 控 制 字 FCW(Frequency Control Word) 的控制下, 以参考时钟频率为采样频率, 产 生 待 合 成 信 号的数字线性相位序列，将相位累加器的高 n 位作为地址码通过正弦 查 询 表 ROM 变 换, 产 生 m 位 对 应 信 号 波 形 的 数 字 序 列, 再 由 数 模 转 换器 DAC 将其转化为阶梯模拟电压波形, 最 后 由 具 有 内 插 作 用 的 低 通滤 波 器 LPF 将 其 平 滑 为 连 续 的 正 弦 波 形 作 为 输 出, 这 就 是 DDS 的 基 本 工 作 原 理 [5]。 2．4 混合频率合成技术
中，DDS 作为一个小数分频器，提供小步进的可变分频比 ，因而可在锁
相环的输出获得相对高的频率分辨率。 其分辨率为：
△f= 2Afr K(K+1)
由上式可知，该方案的 分 辨 率 同 时 取 决 于 DDS 和 fr，在 K 值 较 大
时，fr 可选取较大的值以获取较短的频率转换时间。
3 结束语
频率合成技术目前应用非常广泛， 而在现在繁多的设计方案中， 要根据实际需要的指标和应用范围，合理的选择频率合成器的结构以 及电路设计。 目前各种具军用、民用频率合成器较多的采用了混合式 频率合成结构，将两种频率合成技术结合在一起，取长补短，能达到单 一合成技术难以达到的效果。 科
动控制系统就叫做锁相环路，简称锁相环。 锁相环是一个系统跟踪另 一个系统的装置，更精确的说就是一个系统中由振荡器产生的输出信 号在频率和相位上与参考信号或输入信号同步。 最简单的锁相环由鉴 相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组 成 ，其 基 本 框 图 如 图 1 所示，其工作原理是：鉴相器把输入信号的相位与 VCO 输出信号 的相位进行比较，输出与两个被比较信号的相位差成正比的误差电压 加到环路滤波器上，经滤波器滤掉噪声和高频分量后再加到 VCO 上， 控制 VCO 的频率变化，使输入信号与 VCO 信号之间的相位差逐渐减 小，最后达到动态锁定。 锁相环具有的优良特性，使其在调制解调、频 率合成、载波通信等当面得到广泛的应用。 锁相环是一个闭环的相位 负反馈控制系统，它具有良好的窄带载波跟踪特性，作为一个窄带跟 踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁 定，可以提供一系列频率高稳定的频率源，可进行高精度的相位和频 率测量等。
图 1 锁相环的基本框图
2．3 DDS 频率合成技术性 直接数字频率合成技术（DDS）采用全数字处理技术，用一个高 稳
定、高精度的参考时钟来产生频率和相位可调的输出信号。 与其它频 率合成方法相比较，它的主要优点是：采用全数字结构，易于实现遥 控、优化；极高的频率分辨率，可达微赫兹量级；频率转换速度快，可达 纳秒量级；频率捷变时相位连续。 它的主要缺点是：一受限于器件的可 用的最高时钟频率，致使合成频率不能太高，输出频带范围有限；二是 输 出 杂 散 大 ，由 于 DDS 采 用 全 数 字 结 构 ，不 可 避 免 地 引 入 了 杂 散 ，频 谱纯度不如 PLL。 虽然 DDS 技术的基本理论早在 70 年代就已经提出 来了,但是由于硬件条件的限制,它在初期并没有得到很大的重视。 最 近几年, 随着现代电子技术和大规模集成电路的发展，DDS 技术得 到 了飞速的发展,并己成为最重要的频率合成技术。 DDS 技术虽然最初 是作为频率合成技术提出的,但现在它也被广泛应用于任意波形发生 器。
522
科技信息
○机械与电子○
SCIENCE & TECHNOLOGY INFORMATION
2011 年 第 19 期
正是由于锁相环 PLL 频率 合 成 与 直 接 数 字 频 率 合 成 有 各 自 的 优 缺点，因此在实际的设计中，常常把二者结合起来，取长补短，相得益 彰。 在设计电路时经常要在带宽、频率精度、频率转换时间、相位噪声 等要求中折衷考虑，因 此 ，出 现 了 多 种 将 两 种 技 术 结 合 起 来 构 成 DDS 与 PLL 混合技术实现频率合成的方案。 DDS 有 输 出 步 长 小 而 又 有 较 高相噪的优点，但同时又有杂散较多的缺点，而 PLL 在输出步长小时， 相位噪声差，但它对杂散的抑制性能良好。 所以 DDS 与 PLL 两种频率 合成技术结合起来，是一种非常合理的频率合成解决方案。所以 DDS+ PLL 频 率 合 成 已 经 成 为 目 前 使 用 最 为 广 泛 的 频 率 合 成 技 术 之 一 。 DDS+PLL 频率合成主要有以下三种方式：[6][7]
● 【参考文献】
［1］张 凤 珍 ．频 率 合 成 器 的 研 究 [D]．北 京 ：北 京 交 通 大 学 ，2007：15-16. ［2］戴 逸 民 ,编 著 ．频 率 合 成 与 锁 相 技 术 ． 合 肥 ： 中 国 科 学 技 术 出 版 社 ，1995：13，15-26. ［3］范 博 ，编 著 ．射 频 电 路 原 理 与 实 用 电 路 设 计 ．北 京 ：机 械 工 业 出 版 社 ，2006： 252-254. ［4］王轶.基于 DDS+PLL 技术的高性能频率源研究与实现[D]．长 沙 ：国 防 科 学 技 术 大 学 ，2004：6-8. ［5］周 砾 丽 ．高 分 辨 率 低 杂 散 频 率 合 成 器 的 研 制 [D]．成 都 ： 电 子 科 技 大 学 :6-8，1220. ［6］杨建军.DDS+PLL 组合系统及实例.北京：电讯技术，2001（1）:72-75． ［7］高泽溪，王诞燕.DDS+PLL 技术与应用.北京：电子技术应用，1997(9)：39-41．
1 频率合成技术的指标
频率合成器的性能需要用一系列技术指标来衡量，下面是一些常 用 的 技 术 指 标 ：[1]
频率输出带宽：即频率合成器输出的最低频率和最高频率之间的 变化范围。 输出的带宽与频率合成器的种类有很大关系。
频率分辨率：频率源输出的两相邻频率点之间的间隔。 不同用途 的频率源对频率分辨率的要求相差很大。
2 频率合成技术的种类[2][3]
现在的频率合成方法主要以下有四种： （1 ） 直 接 频 率 合 成 （2 ） 间 接 频 率 合 成 （3）直接数字频率合成 DDS（Direct Digital Synthesis） （4 ） 混 合 频 率 合 成 2．1 直接频率合成 实际上，最早的合成方法就是直接频率合成，它利用混频器、倍频 器、分频器和带通滤波器完成对频率的算术运算，从而得到想要的频 率。 直接合成法能实现快速的频率变换、几乎任意高的频率分辨力、低 相位噪声以及很高的输出频率。 但是直接合成法要比其它频率合成使 用更多的硬件设备，因而体积大、造价高，而且实现的电路复杂，难以 调试。 另外，直接合成法的一个致命缺点就是由于带通滤波器无法将 混频器产生的无用频率分量滤除干净，因而在输出端会出现无用的寄 生频率，即所谓的杂波。 所以，直接合成法在实际中较少使用。 2．2 PPL 锁相环频率合成技术[4] 锁 相 环 PLL（Phase Locked Loop）频 率 合 成 是 间 接 频 率 合 成 ，它 具 有工作频率高、输出频带宽、频谱质量好等优点，但是频率分辨率低， 转换速率不高。 锁相就是自动完成相位同步，能够实现两个电信号相位同步的自