pll频率合成技术简介

合集下载

本振频率合成课件

杂散抑制
指在一定带宽内，相对于所需信号的最大干扰电平，是衡量频率合成信号纯度的重要参数。
01 02 03 04
相位噪声
指在一定带宽内，相对于参考频率的随机相位波动，是衡量频率合成信号质量的重要参数。
频率稳定度
指在一定时间间隔内，相对于参考频率的偏差值，是衡量频率合成信号稳定度的重要参数。
DDS的应用实例
频率合成器
DDS被广泛应用于各种频率合成器中，如通信、雷可用于制造高精度的无线电测量仪器，如示波器、频谱仪等。
电子对抗系统
DDS可用于电子对抗系统中，产生欺骗干扰信号。
04
间接频率合成（PLL）
Chapter
PLL的基本原理
锁相环（PLL）是一种用于频率合成的方法，它通过控制振荡器的频率，使其与参考频率同步。
混合数字模拟频率合成
结合直接模拟频率合成和间接数字频率合成的优点，通过使用数字信号处理技术和高速开关、放大器、滤波器等元件，得到所需的频率信号。该方法具有频率分辨率高、相位噪声低、杂散抑制好等优点，但实现较为复杂。
频率合成技术的性能指标
频率分辨率
指频率合成后各频道间的最小间隔，是衡量频率合成精度的重要参数。
可以采用多种技术降低相位噪声，如采用高性能的晶体振荡器、优化电路设计、使用锁相环等。
本振频率合成器的性能测试与评估
01
02
03
04
频率精度测试
可以通过使用高精度的频谱分析仪来测试本振频率合成器的
频率精度。
相位噪声测试
可以采用频谱分析仪来测试本振频率合成器的相位噪声，以
评估其性能。
杂散信号测试
PLL由相位比较器（PD）、环路滤波器（LF）和电压控制振荡器（VCO ）组成。

锁相环(PLL)频率合成调谐器

锁相环（PLL）频率合成调谐器调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。

调谐器（高频头）原理：高频放大：把接收来的高频电视信号进行选频放大。

本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。

混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。

结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的）一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。

为了保证本机振荡器频率频率稳定，必须加上AFT系统。

由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。

二、频率合成调谐器1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。

频率合成的方法有很多种。

下图为混频式频率合成器方框图以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。

输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。

2、锁相环频率合成器：其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。

基于锁相环的频率合成器..

综合课程设计频率合成器的设计与仿真前言现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。

晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。

但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。

本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。

一、频率合成器简介频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。

用来产生这些频率的部件就成为频率合成器或频率综合器。

频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。

其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。

频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。

直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。

该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。

锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。

其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。

直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。

本次实验设计的是锁相频率合成器。

二、锁相环频率合成器原理2.1 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程， 2.1.1锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。

新型数字化可编程频率合成器

新型数字化可编程频率合成器唐如林摘要：频率合成器是从一个或多个参考频率中产生多种频率的器件。

它在信息通信方面得到了广泛的应用，并有新的发展。

本文主要介绍新型数字化可编程频率合成器的原理、特点及其在传输测量仪中的应用。

关键词：PLL 频率合成器可编程控制随着数字技术的飞速发展,使频率合成技术也跃上了一个新的台阶。

传统的频率合成器,通常从一排晶体振荡器产生的各种频率通过开关进行频率混合,或者采用锁相(PLL) 技术实现频率合成。

如在八十年代初研制的撛夭ㄈ郝纷远馐砸菙中使用的频率合成器即是PLL技术,其原理见图1：图1 采用PPL技术的频率合成器方框图该合成器是由程序分频器、鉴相器及压控振荡器三大部分组成, 从晶振束的100KHz 标准信号经100 分频后得1KHz的基准频率fR,压控振荡频率f1通过程序分频得到频率fM,fM和fR同时加到鉴相器进行比较。

只有当fR和fM完全同频同相时,环路平衡被锁定,即fR=fM。

可见, 当环路锁定时,压控振荡器的输出频率完全决定于程序分频器的分频比,即f1= M·fR ,只要改变分频比M,便可使f1改变,从而得到所需的各个频率点。

在撊郝纷远馐砸菙中,从2.5-4.2MHz频段内,产生43个频率点。

使用PLL 技术实现的频率合成器在性能上较之RC、LC振荡源有很大提高,但外围电路复杂,且受外界干扰,分辨率难以提高,其他指标也不理想。

近年来，数字化可编程频率合成器(简称DDS)的出现, 使频率合成技术大大地前进了一步。

96年推出的DDS9850其频率分辨率0.0291Hz,频率准确度可控制到4×109分之一, 噪音电平-70dB以下,谐波失真衰减≥55dB,先进的CMOS工艺不仅使AD9850性能一流,而且功耗小,在3.3V 供电时, 仅为155mW,其基本结构框图见图2。

图2中正弦查询表是一个可编程存储器(PROM),存有一个或多个完整周期的正弦波数据,在时钟fc 的驱动下,地址计数器逐步经过PROM,地址中相应的数字信号输入到N位数模转换器(DAC)的输入端，DAC输出模拟信号, 经低通滤波器(LPF),可得到一个频谱纯净的正弦波。

直接数字频率合成器(DDS PLL).

To Tc 2 M
频率为
f out
fc M N 2
0 M 2N 1
频率控制字与输出信号频率和参考时钟频率之间的关系为：
M ( f out 2 N ) f c
其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一器的分辨率，DDS的最小分辨率为
f min
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有
f 0 max
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。
续混频分频,获得很小的频率步进,电路复杂,不易集成
– 直接数字合成法------DDS
VCO--用电压(流)控制振荡频率
改变C
改变R
改变L
改变电流
频率综合技术概述
• 开环VCO的频率稳定度和频率精度较低 • PLL使输出频率的稳定度和精度,接近参考振荡源(通常用晶振)
PLL框图如下:
PLL的构成
DDS
这种技术的实现依赖于高速数字电路的产生，目前，其工作速度主要受D/A变换器的限制。利用正弦信号的相位与时间呈线性关系的特性，通过查表的方式得到信号的瞬时幅值，从而实现频率合成。 DDS具有超宽的相对宽带，超高的捷变速率，超细的分辨率以及相位的连续性，可编程全数字化，以及可方便实现各种调制等优越性能。但存在杂散大的缺点，限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆,限制了在某些领域的应用。

基于FPGA的PLL频率合成器设计

基于FPGA的PLL频率合成器设计频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。

频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。

本文结合FPGA技术、锁相环技术、频率合成技术，设计出了一个整数/半整数频率合成器，能够方便地应用于锁相环教学中，有一定的实用价值。

1 PLL频率合成器的基本原理频率合成器主要有直接式、锁相式、直接数字式和混合式4种。

目前，锁相式和数字式容易实现系列化、小型化、模块化和工程化，性能也越来越好，已逐步成为最为典型和广泛的应用频率合成器[1]。

本文主要采用集成锁相环PLLphase-Lockde Loop芯片CD4046，运用FPGA来实现PLL频率合成器。

锁相频率合成器是由PLL构成的。

一个典型的锁相频率合成器的原理框图如图1所示。

它的工作过程可以简单描述为：鉴相器输出电流的平均直流值乘以环路滤波器的阻抗，形成VCO的输入控制电压。

VCO是一种电压—频率变换装置，具有一个比例常数。

环路滤波器的控制电压调整了VCO的输出相位，除以N后，等于比较频率的相位。

因为相位是频率的积分，所以这个过程同样适用于频率，输出频率可表示为：公式1只有在PLL处于锁定状态下才成立，而在PLL重新调整到锁定状态的中间过程不成立。

在实际应用中，R值是固定的，N值是可变的[2]，XTAL为输入信号的频率。

2 系统设计整个系统的功能主要由FPGA芯片EPF10K10 LC84-4控制相关硬件实现。

本系统的原理框图如图2所示。

工作过程中，FPGA控制可预置的N/N+0.5的变化，当N/N+0.5变化时，输出信号频率响应跟着输入信号变化。

同时FPGA也实现了键盘扫描与液晶显示的功能。

2.1 系统硬件设计硬件上，如图3所示。

该系统部分主要由7大部分组成：外部系统时钟、4×4键盘控制电路、FPGA处理芯片、EPC2LC20型EPROM芯片、PLL芯片CD4046及其外围电路、液晶1602显示模块、示波器。

pll锁相环频率合成技术

认识有理数教学反思
《认识有理数教学反思》
在学习有理数的这段时间里，我感觉自己就像在数学的海洋里遨游，有时风平浪静，有时却波涛汹涌。

一开始，老师在黑板上写下那些数字，正数、负数、零，我眼睛都看直啦！心想：“这都是些啥呀？”特别是负数，那小小的负号，就像一个调皮的小精灵，总是让我迷糊。

记得有一次课堂上，老师问：“同学们，负数表示的意义你们懂了吗？”我心里直打鼓，不敢吭声。

旁边的同桌却自信满满地说：“老师，我懂！负数就是比零还小的数嘛！”老师笑着点头，我心里那个羡慕呀，反问自己：“我咋就没这么快明白呢？”
后来做练习题的时候，那一道道题目就像一个个小怪兽，张牙舞爪地等着我去打败它们。

有时候我能一下子就把它们解决掉，心里那叫一个美，就好像在炎热的夏天吃到了最爱的冰淇淋；可有时候，我却被它们难住了，抓耳挠腮，急得像热锅上的蚂蚁，嘴里嘟囔着：“这题咋这么难啊！”
小组讨论的时候可热闹啦！大家七嘴八舌地说着自己的想法。

“哎呀，这道题我觉得应该这样做！”“不对不对，你那样做错啦！”“那到底该咋办呀？”我们争得面红耳赤，可最后在大家的共同努力下，难题还是被我们攻克了，那种成就感，简直没法形容！
经过这段时间的学习，我发现有理数其实也没那么可怕。

它们就像我的小伙伴，虽然有时候会调皮捣蛋，但只要我用心去了解它们，就能和它们友好相处。

我觉得学习有理数就像爬山，一开始觉得山好高好难爬，但是只要一步一个脚印，坚持往上走，总会到达山顶，看到美丽的风景。

所以呀，遇到困难别害怕，勇敢面对，总会找到解决办法的！。

频率合成技术-锁相环路的应用

稳定的载波。
雷达系统中的锁相环路
相位和频率控制
雷达系统中的锁相环路用于精确控制发射信号的相位和频率，确保雷达波束的定向和稳定。
目标检测与跟踪
通过锁相环路对回波信号进行处理，实现目标检测与跟踪，提高雷达系统的定位精度。
抗干扰能力
锁相环路有助于提高雷达系统的抗干扰能力，降低杂波和噪声对目标检测的影响。
频率合成技术的应用领域
通信领域
用于产生本振信号、调制解调信号等，提高通信系统的性能和稳定性。
雷达领域
用于产生高精度、高稳定度的雷达信号，提高雷达的探测精度和抗干
扰能力。
导航领域
用于产生高精度、高稳定度的载波信号，提高导航系统的定位精度和
稳定性。
电子对抗领域
用于产生干扰信号和侦测信号，提高电子对抗系统的干扰效果和侦测
锁相环路的局限性包括
跟踪速度较慢、容易受到外部干扰和温度变化的影响等。
04
锁相环路的实际应用案例
通信系统中的锁相环路
信号解调与调制
01
锁相环路在通信系统中用于信号解调与调制，确保信号的准确
传输和解码。
载波恢复
02
在数字信号传输过程中，锁相环路用于恢复载波，以便正确解
调信号。
频率合成
03
锁相环路作为频率合成器，产生所需的频率，为通信系统提供
锁相环路在频率合成技术中的应用，主要是利用其跟踪和锁定目标信号的频率和相位的能力，实现输出信号与目标信号的同步。
锁相环路的频率合成方式
01
锁相环路的频率合成方式主要有三种：直接模拟合成、间接模拟合成和数字合成。

直接模拟合成是通过模拟电路实现频率合成，具有较高的输出频率和较低的杂散干扰，但体积较大，成本较高。

DDS+PLL高性能频率合成器的设计与实现

DDS+PLL 高性能频率合成器的设计与实现
频率合成器是决定电子系统性能的关键设备，随着通信、数字电视、卫
星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越
来越高的要求。

频率合成理论自20 世纪30 年代提出以来，已取得了迅速的
发展，逐渐形成了直接频率合成技术、锁相频率合成技术、直接数字式频率
合成技术三种基本频率合成方法。

直接频率合成技术原理简单，易于实现，
频率转换时间短，但是频率范围受限，且输出频谱质量差。

锁相频率合成技
术(PLL)具有输出频带宽、工作频率高、频谱质量好的优点，但是频率分辨率
和频率转换速度却很低。

直接式数字频率合成技术(DDS)的频率分辨率高、
频率转换时间快、频率稳定度高、相位噪声低，但目前尚不能做到宽带，频
谱纯度也不如PLL。

低相位噪声、高纯频谱、高速捷变和高输出频段的频率
合成器已成为频率合成发展的主要趋势，传统的单一合成方式很难兼顾上述
各项性能指标，达到现代通信系统对频率合成器的要求。

本文采用DDS 和
PLL 相结合的方法，设计一个应用于(GSM 1 800 MHz 系统中的频率合成器，其中输出频带为1 805～1 880 MHz，分辨率为200 kHz，相位噪声为-80 dBc ／Hz＠1 kHz，频率误差为5 kHz，杂波抑制大于50 dB。

1 电路设计
1．1 设计原理
DDS 直接激励PLL 的频率合成技术，与单纯的PLL 技术相比，作为参考
源的DDS 具有很高的频率分辨率，可以在不改变PLL 分频比的情况下，提。

基于锁相环(PLL)L波段的频率合成技术

ａ
ｔ
ｂ● ａｎ．Ｏ１ｄ－Ｚ● ｎｎ
ａａＯｎ
ｄＨ．１ＵＴｅ
．ＪＣ
Ｕｈ
ａｎ
ｎ
Ｏｌ
Ａｂｓｔｒａｃｔ：ＦｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒｉＳｔｈｅｃｏｒｅｃｏｍｐｏｎｅｎｔＯｏｆｔｈｅｅｌｅｃｔｒｏｎｉｃｅｑｕｉｐｍｅｎｔ，ｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｅ
ｇ
ｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｅｏｖｅｒａｌｌｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｅｅｌｅｃｔｒｙｏｎｉｃｅｑｕｉｐｍｅｎｔ．ＩｎｔｈｉＳｐａｐｅｒ，ａｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ
ＶＡ
ｆｒｅｑｕｅｎｃｙｔｅｃｈｎｉｑｕｅｂａｓｅｄｏｎｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ（ＰＬＬ）ＬＺＵｂａｎｄｉｓｓｔｕｄｉｅｄ．ＩｔｓｄｅｓｉｇｎｓｃｈｅｍｅｕｓｅｓＭＣ１４５１５２ｔｏＰ
中能够有效地减少对同步噪声的影响从而使电视同步的性能展晨从黑白电视水平同步电路中开始的庙于其可以降低噪声
显著提升。锁相环路的低噪声跟踪功能，已经得到人们的重视越对同步的影响使得电视图像的同步性能得到很大的提高。因此
来越快地发展届前已经广泛应用于各个领域。
频率源通过分频倍频和混频以获得更多的频率。
获得了广泛的应用。由于锁相技术广泛使用在电子技术各个领
频率合成技术与其他科学技术是一样的砉陧从实际需要中
２０ｌ６．０１
域这已经成为常用的电子器件的一个基本组成部分。锁相环是２．１锁相环在频率合成电路中的应用

锁相环与频率合成技术

• •
锁相环频率合成技术的特点
• 1 良好的跟踪性能 NFV=MFR,使VCO的频率随输入 • • •
信号频率FR变化而变化.石英晶体稳定度,准确度尚好,但改换频率不方便;LC振荡网络改变频率方便, 但是稳定度又不高. 2 窄带滤波特性,有很好的选频特性.锁相环频率合成技术广泛的应用于载人航天系统的接收机和发送机. 3 锁定状态无剩余频差. 4 用单片机实现频率合成的可编程控制.
• • 锁相环的两个重要参数 • 同步带:由锁定到失锁的最大固有频差. • 捕捉带:由失锁到进入锁定的最大固有频差. •
环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。
• • •
锁相环用于调频和解调时,环路的带宽应远大于调制信号的最高频率.
2 载波跟踪与AM波的同步检波
• 当输入信号无相位变化,环路只能跟踪输入
信号的载频信号.跟踪范围决定于环路的同步带.可用于载波的再生,同步信号的提取. • 当输入信号为调幅信号,由于调幅信号无相位变化,环路输出只能得到等幅波,然后与调幅波在非线型器件进行乘积检波,通过低通滤波,环路输出即可得到原调制信号.
• ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出
信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即则，瞬时相位差θd为对两边求微分，可得频差的关系式为
• • • • • • • • • • •

pll工作原理

pll工作原理PLL，全称为Phase-Locked Loop。

它是一种电子电路，具有频率合成和时钟重构的功能，被广泛应用于通信、控制、测量和工业等领域。

PLL的基本原理是将一个输入信号与一个本地信号进行比较，将比较结果反馈给控制器，以调整本地信号的频率和相位，使其与输入信号保持同步。

下面我们来分步骤阐述PLL的工作原理。

第一步，当输入信号f_in进入PLL时，首先经过一个分频器，将其频率降低到与一个参考信号f_ref相同的频率。

这个参考信号可以是一个参考振荡器产生的稳定信号，也可以是来自于其他源的稳定信号。

分频比为N，即将f_in分频N倍，得到f_p = f_in/N，这样使输入信号与参考信号在频率上保持一致，方便进行比较和调整。

第二步，将分频后的f_p信号与参考信号f_ref进行比较，得到一个误差电压e(t)。

这个误差电压代表了f_p与f_ref之间的相位误差，如果f_p和f_ref相位相同，那么误差电压为0；如果它们相位不同，那么误差电压将是一个正负交替的信号。

第三步，将误差电压e(t)反馈给控制器，其中最常用的控制器是一个环路滤波器（loop filter）。

环路滤波器是一个积分器，它将误差电压e(t)进行积分，并将积分结果作为输出信号V_c(t)。

这个输出信号将被发送给一个控制电压控制振荡器（VCO），作为其输入信号。

第四步，控制器的输出信号（V_c(t)）被加到VCO的控制电压输入端，控制VCO的频率。

这样在VCO产生的本地信号f_out的频率将被调整，以减小f_p与f_ref之间的相位误差。

反馈环路会不断地进行调整，直到f_p与f_ref之间的相位差为0，也就是说f_out与f_in频率相同且相位相同。

这就完成了一个PLL的工作过程。

总的来说，PLL是一种非常重要的电子电路，它可以实现高精度的频率合成和时钟重构，可以提高通信系统的稳定性，增强信号质量，扩展数据传输能力等。

RF讲座三(PLL频率合成技术.

目录
电子设计竞赛培训—高频组
2.2 锁相环路的基本工作原理
输入信号 (参考信号) ui (t) uD (t)
鉴相器
wo uo (t)
环路滤波器
uC (t)
压控振荡器
输出
uo (t)
wo
wi
若wi ≠wo，则ui(t)和uo(t)之间产生相位变化 →uD(t) 与瞬时误差相位成正比→uc(t)滤除了高频分量和噪声→ wo ，去接近wi 最终使 wi = wo，相位误差为常数，环路锁定，这时的相位误差称为剩余相位误差或稳态相位误差。成都信息工程学院
4. 频率稳定度和准确度
频率稳定度指：在规定的观测时间内，合成器输出频率偏离
标称值的程度。一般用偏离值与输出频率的相对值来表示。频率准确度指：实际工作频率与标称频率值之差，又称频率误差。
频率合成器中输出频率的稳定度主要取决于参考频率的稳定度。
成都信息工程学院
目录
电子设计竞赛培训—高频组
5. 频谱纯度
成都信息工程学院
目录
电子设计竞赛培训—高频组
1.2 频率合成器的分类
直接频率合成器
利用倍频、分频、混频等方法直接产生。信号质量较差。
间接频率合成器（即锁相频率合成器）
利用锁相技术实现。结构简单、输出频率成分频谱纯度直接数字频率合成器DDS高，控制方便等优点。
基于全数字技术。输出频率可高达几百 MHz。它由参考时钟、相位累加器、只读存储、DAC和滤波器等组成。成都信息工程学院
目录
电子设计竞赛培训—高频组
1.3 频率合成器的主要技术指标
1. 频率范围
输出最低频率fomin和最高频率fomax 之间的变化范围。

基于锁相环（PLL）L波段的频率合成技术

基于锁相环（PLL）L波段的频率合成技术赵慧娟【摘要】Frequency synthesizer is the core component of the electronic equipment,the performance of the performance of the overall performance of the electronic equipment.In this paper,a phase locked loop frequency technique based on phase locked loop (PLL) L band is studied.Its design scheme uses MC145152 to realize the phase locked loop,the external loop filter LPF and the voltage controlled oscillator VCO and other devices to achieve,with a strong research and design value.%频率合成器是电子设备的核心部件，其性能的优劣影响电子设备的整体性能。

本文研究了一种基于锁相环（PLL）L波段的锁相频率技术。

其设计方案使用MC145152来实现锁相环路，外加环路滤波器LPF和压控振荡器VCO等器件来实现，具有较强的研究设计价值。

【期刊名称】《电子测试》【年(卷),期】2016(000)001【总页数】4页(P24-27)【关键词】频率合成;锁相环;压控振荡器【作者】赵慧娟【作者单位】九州职业技术学院，江苏徐州，221116【正文语种】中文人类进入信息社会和知识经济发展的时代，信息产业是未来发展的重点，将为社会创造巨大的经济效益。

因此，信息产业的兴衰，将是21世纪衡量和再现一个民族创新和发展能力、生存和竞争能力的重要标志。

基于锁相环的频率合成电路设计-技术方案

基于锁相环的频率合成电路设计-技术方案0 引言锁相环简称PLL,是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。

由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。

自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。

如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM 立体声解码等各个领域。

随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。

随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。

高性能的频率源可通过频率合成技术获得。

随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。

由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。

1 锁相环及频率合成器的原理1.1 锁相环原理PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。

PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。

PLL通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，PLL组成的原理框图如图1所示。

PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。

鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。

DDS+PLL

S 波段DDS+PLL 频率合成技术研究(S波段是指频率范围在 1.55—3.4GHz的电磁波频段，U波段是指频率范围在470-798MHz的电磁波频段。

CMMB的卫星信号使用S波段进行覆盖，城市地面信号使用U波段进行覆盖。

)DDS 直接数字频率合成参考源在线路设计中采用了AD 公司的AD7008, 构成一个输出频率为10. 7MHz 的DDS 直接数字频率合成参考源, 其时钟频率为40MHz.DDS+PLL 频率合成器由DDS 直接数字频率合成器作为参考源, 驱动PLL 环路。

在线路设计中采用AD 公司的AD7008 直接数字频率合成芯片和QUALCOMM 公司的Q3236 频率合成芯片构成一个DDS+PLL 频率合成器。

DDS+PLL 频率合成源中的PLL 采用单环频率合成技术, 以使DDS+PLL 频率合成器其结构简单, 性能稳定。

基于DDS 技术的杂散分析及抑制方法DDS 的杂散主要来自三个方面:*相位截断引入的杂散*存储器的幅度量化误差*DAC 转换误差2.1 相位截断引入的杂散在DDS 中, 一般相位累加器的位数N 大于ROM的寻址位数P,因此累加器的输出寻址其N 一P 个低位就必须舍掉,这样就不可避免地产生相位误差,称为相位截断误差,表现在输出频谱上就是杂散分量。

因为DDS 输出信号通常是正弦信号,因此它的相位截断具有明显的周期性。

这相当于周期性的引入一个截断误差,最终影响就是输出信号带有一定的谐波分量。

相位截断并不是每个输出点都产生杂散。

它们的大小取决于三个因素:累加器的位数N,寻址位数P,频率控制字FCW。

杂散分量分布在基频两边,是DDS 杂散的主要来源。

2.2 幅度量化引入的杂散由于DDS 内部波形存储器中存储的正弦幅度值是用二进制表示的, 对于越过存储器字长的正弦幅度值必须进行量化处理,这样就引人了量化误差。

幅度量化主要有两种方式,即舍入量化和截尾量化,实际中DDS 多采用舍入量化方式。