数字电路与逻辑设计试题与答案(K12教育文档)
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
专科《数字电路与逻辑设计》考试答案
专科《数字电路与逻辑设计》考试答案————————————————————————————————作者：————————————————————————————————日期：专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5.逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
数字电路与逻辑设计习题答案
数字电路与逻辑设计习题答案数字电路与逻辑设计习题答案数字电路与逻辑设计是计算机科学与工程领域中的重要基础课程，它涉及到数字信号的处理和转换，以及逻辑门电路的设计和分析。
学习这门课程时，习题是巩固知识和提高能力的重要途径。
下面将给出一些常见的数字电路与逻辑设计习题的答案，希望对大家的学习有所帮助。
1. 设计一个4位二进制加法器电路，实现两个4位二进制数的相加。
答案：一个4位二进制加法器电路可以由四个全加器电路组成。
每个全加器电路有三个输入：两个被加数和一个进位输入，以及两个输出：和位和进位输出。
将四个全加器电路按位级联，将进位输出连接到下一位的进位输入，最后一个全加器的进位输出作为最高位的进位输出。
和位的输出即为两个4位二进制数的和。
2. 给定一个3输入的逻辑电路，输出为1的条件是至少有两个输入为1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用与门和或门组合的方式来实现这个逻辑功能。
首先，将三个输入分别与一个与门的三个输入相连，将输出连接到一个或门的输入。
然后，将三个输入分别与一个或门的三个输入相连，将输出连接到与门的输入。
这样，当至少有两个输入为1时，与门的输出为1，或门的输出也为1。
3. 给定一个4输入的逻辑电路，输出为1的条件是输入中有奇数个1。
请设计一个电路，实现这个逻辑功能。
答案：可以使用异或门实现这个逻辑功能。
首先，将四个输入两两分组，然后将每组的输出与另一组的输出进行异或操作。
最后，将四个异或门的输出连接到一个或门的输入。
这样，当输入中有奇数个1时，异或门的输出为1，或门的输出也为1。
4. 设计一个4位比较器电路，实现两个4位二进制数的大小比较。
答案：一个4位比较器电路可以由四个比较器组成。
每个比较器有两个输入：两个被比较的位，以及一个输出：比较结果。
将四个比较器电路按位级联，将每个比较器的输出连接到下一位比较器的输入。
最后一个比较器的输出即为两个4位二进制数的大小比较结果。
5. 给定一个3输入的逻辑电路，输出为1的条件是输入中的1的个数大于等于2。
数字电路试题及答案
数字电路试题及答案一、选择题（每题2分，共20分）1. 数字电路中最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 以下哪个不是数字电路的优点？A. 高速度B. 低功耗C. 可编程性D. 易于制造3. 一个3输入的与门，当所有输入都为1时，输出为：A. 0B. 1C. 2D. 34. 触发器的主要用途是：A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑判断D. 放大信号5. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出可以延迟输入C. 没有记忆功能D. 可以进行复杂的逻辑运算二、填空题（每空2分，共20分）6. 一个典型的数字电路由________、________和输出三部分组成。
7. 一个4位二进制计数器可以计数的最大数值是________。
8. 一个D触发器的两个主要输入端是________和________。
9. 在数字电路中，________是一种常用的同步信号，用于协调电路的时序。
10. 一个3-8译码器可以将3位二进制信号转换为________种可能的输出状态。
三、简答题（每题15分，共30分）11. 简述数字电路与模拟电路的主要区别。
12. 解释什么是时钟信号，并说明它在数字电路中的作用。
四、计算题（每题15分，共30分）13. 给定一个逻辑表达式 Y = A'B + AB'，使用卡诺图化简该表达式，并画出相应的逻辑电路图。
14. 设计一个2位二进制计数器，使用D触发器实现，并说明其工作原理。
答案一、选择题1. 答案：A（与逻辑）2. 答案：D（易于制造）3. 答案：B（1）4. 答案：A（存储一位二进制信息）5. 答案：B（输出可以延迟输入）二、填空题6. 答案：输入、处理7. 答案：15（2^4 - 1）8. 答案：数据输入（D）、时钟输入（CLK）9. 答案：时钟信号（Clock Signal）10. 答案：8三、简答题11. 数字电路与模拟电路的主要区别在于：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与逻辑设计1_3试卷参考答案
一、填空（每空1分，共45分）1．Gray码也称，其最基本的特性是任何相邻的两组代码中，仅有一位数码，因而又叫单位。
2．二进制数转换成十进制数的方法为：。
3．十进制整数转换成二进制数的方法为：法，直到商为止。
4．十进制小数转换成二进制数的方法为：法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“”，“”换成“·”，常量“0”换成“”，“”换成“0”，原变量换成变量，变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数F6．n个变量的最小项是n个变量的“项”，其中每个变量都以原变量或变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为，而变量的其余取值均使它为。
7．n个变量的最大项是n个变量的“项”，其中每一个变量都以原变量或变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为，而变量的其余取值均使它为。
8．卡诺图中由于变量取值的顺序按码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内的那些变量。
求最简与或式时圈、变量取值为0对应变量、变量取值为1对应变量；求最简或与式时圈、变量取值为0对应变量、变量取值为1对应变量。
10．逻辑问题分为描述和描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为描述的逻辑函数。
11．数字集成电路按其内部有源器件的不同可以分为两大类：型晶体管集成电路和MOS(Metal Oxide Semiconductor)集成电路。
12．TTL集成电路工作速度、驱动能力，但功耗、集成度；MOS集成电路集成度、静态功耗。
数字电路与逻辑设计复习资料(含答案)
数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为（ B ）。
A. 64 B.65 C. 66 D. 1101012.将十进制数(18)10 转换成八进制数是（B ）。
A. 20 B.22 C. 21 D. 233. 十进制数53转换成八进制数应为（ D ）。
A. 62 B.63 C. 64 D. 654. 当逻辑函数有n 个变量时，共有（ D ）种取值组合。
A. n B. 2n C. 2n D. 2n5. 为了避免干扰，MOS 与门的多余输入端不能（ A ）处理。
A. 悬空 B. 接低电平 C. 与有用输入端并接 D. 以上都不正确6. 以下电路中可以实现“线与”功能的有（ C ）。
A. TTL 与非门B. TTL 或非门C. OC 门D. TTL 异或门 7. 用6264型RAM 构成一个328K ⨯位的存储器，需要（ D ）根地址线。
A. 12 B. 13 C. 14 D. 158. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。
A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关9. 用6264型RAM 构成3232K ⨯位的存储器，需要（ D ）片进行扩展。
A. 4 B.8 C. 14 D.16 10. 逻辑函数()F A A B =⊕⊕ =（ D ）。
A. AB B. A C. A B ⊕ D. B11. 函数F ABC ABCD =+的反函数为（ C ）。
A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++ 12.在图1所示的T T L 电路中，输出应为（ B ）。
A . F ＝0 B. F ＝1 C. F ＝A D. F ＝A图113. 将F ABC A CD CD =++展开成最小项表达式应为（ A ）。
(完整版)数字电路与逻辑设计试卷
一． 选择题（在每小题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1． 在逻辑关系中，决定事物结果的诸条件中，只要有任何一个满足，结果就会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系2．如图所示电路，输出Y 为（ ）A ．0B ．1C ．ABD ．高阻态3． 已知AB Y =1，B A Y +=2，则Y 1和Y 2满足逻辑关系（ ）。
A ．21Y Y =B ．21Y Y =C ． 121=⋅Y YD ．021=+Y Y4．某二位时序电路的状态转换图如下所示，从该图中可以判断这是一个（ ）计数器。
A ．二进制加法B ．二进制减法C ．二位环型D ．三进制5．图中所示电路的逻辑功能是（ ）A ．CMOS 反相器B ．传输门C ．多谐振荡器D ．单稳态触发器 6．下列四个存储器中，存储容量最大的是（ ）A ．1024×2B ．1024×4C ．2048×2D ．4096×27． 在逻辑关系中，决定事物结果的诸条件均满足，结果才会发生的逻辑关系是（ ）A ．与关系B ．或关系C ．非关系D ．与或非关系8． 已知AB Y =1, B A Y +=2, 则Y 1和Y 2 满足逻辑关系（ ）A ．21Y Y =B ．21Y Y =C ．021=+Y YD ．B A Y Y +=+21 9．如图所示TTL 电路实现的逻辑关系是（ ）A ．Y=0B ． Y=AC ． B A Y +=D ．B A Y +=10． 在数字系统中，将两个n 位二进制数A 、B 进行比较，以判别其大小的逻辑电路称为（ ）A ．加法器B ．译码器C ．数据比较器D ．数据选择器11． 将D 触发器接成如图所示电路，则 Q n+1 =（ ）A ．Q nB ．C ．0D ．112． 1024×4位的RAM 有（ ）位数据线。
A ．1024B ．10C ．8D ．4二． 填空题1．八进制数52，其对应的二进制数为 。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
数字逻辑考试题目和答案
数字逻辑考试题目和答案一、单项选择题（每题2分，共20分）1. 在数字逻辑中，与非门的逻辑功能可以用哪种逻辑门来实现？A. 与门B. 或门C. 非门D. 异或门答案：C2. 一个触发器可以存储的二进制信息量是多少？A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出可以依赖于当前和过去的输入C. 没有记忆功能D. 电路中不包含触发器答案：B4. 在数字电路中，一个D触发器的Q端输出与D输入端的关系是什么？A. Q = DB. Q = ¬DC. Q = D'D. Q = ¬D'答案：A5. 一个4位二进制计数器可以计数的最大值是多少？A. 15B. 16C. 255D. 256答案：B6. 一个3线到8线解码器的输入线数和输出线数分别是多少？A. 3, 8B. 8, 3C. 3, 3D. 8, 8答案：A7. 以下哪个不是数字逻辑中的布尔代数基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 异或（XOR）答案：D8. 一个完整的二进制加法器可以处理的最大位数是多少？A. 1位B. 2位C. 3位D. 4位答案：B9. 一个JK触发器在J=0，K=1时的输出状态是什么？A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是什么？A. 同步计数器使用触发器B. 异步计数器使用触发器C. 同步计数器的时钟信号是同步的D. 异步计数器的时钟信号是异步的答案：C二、填空题（每题2分，共20分）1. 在数字逻辑中，一个3输入的与门可以表示为________。
答案：A∧B∧C2. 一个D触发器的输出Q与输入D的关系是________。
答案：Q = D3. 一个4位二进制计数器的计数范围是从________到________。
答案：0到154. 在数字电路中，一个2线到4线解码器的输出线数是________。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》_试卷_答案-CAL-FENGHAI.-(YICAI)-Company One1专升本《数字电路与逻辑设计》一、（共75题,共150分）1. 十进制数12.75用二进制表示应为:（）（2分）A.1010.10B.1100.11C.1010.011D.1100.01标准答案：B2. 无符号位的十六进制数减法(A9)l6-(8A)16=（）（2分）A.(19)16B.(1F)l6C.(25)16D.(29)16标准答案：B3. 十进制数15用2421 BCD 码可以表示为（）。
（2分）A.00001111B.01001000C.00011011D.00010101标准答案：C4. 8421 BCD码01010001.0101对应的二进制数为 ( ) （2分）A.100100.01B.110011.10C.101110.01D.110110.10标准答案：B5. 二进制数-0110的反码是（最高位是符号位）（）（2分）A.10110B.11001C.11010D.00110标准答案：B6. 如果状态A 与B，C 与D 分别构成等效对，那么能构成状态等效类的是（）（2分）A.ABB.ABCC.BCDD.ABCD标准答案：A7. 四个变量可以构成多少个最小项（）（2分）A.4个B.8个C.15个D.16个标准答案：D8. 逻辑函数Y=可化简为:( ) （2分）A.B.C.C+ABD.B+AC标准答案：D9. 逻辑函数F(A,B,C) = AB＋BC+AC的标准表达式是( ) （2分）A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6)标准答案：A10. 函数，则其反函数( ) （2分）A.B.C.D.标准答案：B11. 逻辑函数等于（）（2分）A.B.BC.1D.0标准答案：B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) （2分）A.B.C.D.标准答案：C13. 下图为OC门组成的线与电路其输出F为（2分）A.0B.1C.D.标准答案：B14. 要求RS触发器（R、S均为高电平有效）状态由0 →1，其输入信号为（）。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字逻辑电路设计附参考答案
使用班级
数字逻辑电路设计参考答案 考试日期
姓名
学号
题号
一 二 三 四 五 六 七 总分
签名
得分
阅卷教师
说明：答案直接做在试卷上，考试结束后所有试卷均上交。
一、填空题（1-8 每空 1 分，9-10 每空 2 分，总计 25 分）
1、(43.75)10=(101011.11 )2= ( 53.6 )8
提示：JK 触发器的激励表如右图所示。 JK 触发器的次态方程为 Qn+1= J Q KQ
五、说明下面的程序完成的功能（6 分） （1） LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT IS
IF CLK'EVENT AND CLK='0' THEN IF QI<"1001"THEN QI:=QI+1; ELSE QI:=(OTHERS=>'0'); END IF;
END IF; IF QI="1001" THEN C <='1';
ELSE C<='0'; END IF;
Q<=QI; END PROCESS; END ONE;
F(A，B，C，D)＝∑m(0，1，8，9，11，14，15)+∑d(2，7，10) 三、分析题（20 分） 1．分析下图所示电路图，说明电路逻辑功能。（8 分）
2．下图电路是由两片 4 位同步二进制计数器 74161 组成的计数器。试分析这是多少进 制的计数器，两片之间是多少进制的？（6 分）
数字电路逻辑设计课后答案
《数字电路与逻辑设计》习题答案一、填空1．（51．625）10 = （110011.101 ）2= （33.A ）162．（110101.1011）2 =（35.B ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD 4．（0110 1001 1000）8421BCD= （689）10（0110 1001 1000）余3BCD = （365）105．（BF.5）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－210．2 i ，N i11．奇校验码12．1，113．与、或、非14．逻辑式、真值表、逻辑图15．输出值“1”的对应最小项相加16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加17．2 n18．相邻码组之间只有一位不同19．n个相领项20．开通，延迟，上升，t ON ＝t d ＋t r21．关闭，存储，下降，t OFF ＝t s ＋t f22．从负载流（灌）入反相器（或与非门），低23．从反相器（或与非门）流（拉）到负载，高24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25．最多可以带动10个同类型门电路。
26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 •F 2 ，线与28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30．V D＋0.7V，－0.7V，极小，激增31．数字，模拟32．电路功耗低、抗干扰能力强、集成度高等33．V NL= V iL(max) －V oL(max)34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35．只包含门电路（无存储元件）36．37．确定它的逻辑功能，并加以改进38．两数的本位加，不带低位的进位加，带进位加39．16个，低电平“0”，高电平“1”40．它们都有两个稳态，可以触发翻转，故具有记忆能力41．特性表、特性方程、波形图42．D、T'、T、RS、JK43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45．两门之间因交叉耦合而产生的自锁作用46．RS＝0，R、S不能同时为“1”47．0，148．可控制的计数，计数翻转，保持原状态49．下降，上升，150．边沿触发方式51．同步时序电路，异步时序电路52．触发器53．统计计数脉冲个数54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1Q 055．暂存，平移56．串/并转换57．16μS58．波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1．用代数法化简下列函数为最简与或表达式（1）F＝A B＋B C＋AC＝B（A＋C）＋AC＝B AC＋AC＝B＋AC（2）F＝C D＋CD＋C D＋C D＝（C D＋C D）＋（CD＋C D）＝C＋C＝1（3）F＝AB C＋AB＋B C＋AC＝AB＋B C＋AC＝AB＋B C（4）F＝A＋CDAD＝A＋BCD＋AD＋B＋B＋B＝A＋B2．将下列函数式化为最小项表达式（1）F＝AB＋BC＋AC＝AB（C＋C）＋（A＋A）BC＋A（B＋B）C ＝ABC＋AB C＋A BC＋A B C（2）F＝BCAB ＝AB＋BC＝AB（C＋C）＋（A＋A）BC＝ABC＋AB C＋A BC3．用代数法证明下列等式（1）左式＝（A B＋B）＋（A CD＋C）＋D＝A＋B＋A D＋C＋D＝A ＋B ＋D ＋C ＋D＝1（2）A ⊕0＝A ·0＋A ·1＝A（3）A ⊕1＝A ·1＋A ·1 ＝A（4）A ⊕A ＝A ·A ＋A ·A＝A ＋A ＝14．直接写出下列各函数的对偶式F'，并用反演规则写出其反演式F（1）F'＝（A ＋B ）（B ＋C ）（C ＋A D ）F ＝（A ＋B ）（B ＋C ）（C ＋A D ）（2）F'＝A ·）＋（E D C BF ＝A ·）＋（E D C B5．用对偶规划求下列各式的对偶等式（1）左式的对偶式为（A ＋B ）（A ＋C ）（B ＋C ＋D ）右式的对偶式为（A ＋B ）（A ＋C ）∴其对偶等式为：（A ＋B ）（A ＋C ）（B ＋C ＋D ）＝（A ＋B ）（A ＋C ）（根据对偶规则两式相等，则其对偶式也相等）（2）左式的F'1 ＝C B A ⋅⋅右式的F'2 ＝A ＋B ＋C其对偶等式为：C B A ⋅⋅＝A ＋B ＋C6．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式（1）最小项表达式F （A 、B 、C ）＝∑），，，，（54310 或F ＝A B C ＋A B C ＋A BC ＋A B C ＋A B C 最简与或式F ＝A C ＋B（2）最小项表达式F （A 、B 、C 、D ）＝），，，，，（1086420∑或F ＝A B C D ＋A B C D ＋A B C D ＋A BC D ＋A B C D ＋A B C D ；最简与或式F ＝B D ＋A D7．用卡诺图法化简下列函数为最简与或式（1）F ＝A B C ＋AD ＋D （B ＋C ）＋A C ＋A D ＝A ＋B C ＋D（2）10157φ32869）＋（，（11，，，，，，，＝A B＋A C＋B D＋CD9．（1）错(2) 错(3) 对10．⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11．当控制信号BC=00时，输出是输入变量的反码。
数字电路试题汇总(K12教育文档)
数字电路试题汇总(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数字电路试题汇总(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数字电路试题汇总(word版可编辑修改)的全部内容。
逻辑门电路(158)一、填空题3。
14．3。
1.1.与门是反向逻辑门。
(× ）2.或非门是反向逻辑门。
(√ ）3.当一个逻辑门被禁止时，它被激活,允许将一个信号传到输出端。
（× ）4.当一个二输入与门被一个输入端的逻辑0信号禁止时，它的另一个输入端将成为无关输入。
（ √ ）5.逻辑门对与门而言是一个禁止信号6.逻辑门对与门而言是一个使能信号7。
对于一个二输入或非门而言，如果A =0，B =1,则输出电平应该是输入 逻辑08.数字电路中的三极管在（ ）区只是一种过渡状态。
放大区9。
影响二极管开关速度的主要因素是由于（ ）时间的存在。
P N 结内部结电容10.正逻辑或门可以是负逻辑( )门电路.与11。
在数字电路中,晶体三极管工作在（ )状态。
开关12.正逻辑的约定是高电平为0，低电平为 1 。
(× ）13.用双极性三极管组成开关电路其饱和工作状态的条件是（ A ）。
A 。
β/I I CS B > B.V V BE 6.0= C.I I C B < D.I I B ceo ≤14.在数字电路中，高电平代表逻辑“1”状态，低电平代表逻辑“0”状态. （×）15.与条件语句中至少需要（ ）个条件。
216.或条件语句中至少需要（ )个条件。
217.4输入与门有（）种可能的输入状态组合.1618.对于5输入与门，其真值表有（）行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计试题与答案(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（数字电路与逻辑设计试题与答案(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为数字电路与逻辑设计试题与答案(word版可编辑修改)的全部内容。
数字电路与逻辑设计（1）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数.A ．6B ．7C ．8D ．92．余3码10001000对应的2421码为( ）。
A ．01010101 B.10000101 C 。
10111011 D.11101011 3．补码1．1000的真值是（ )。
A ． +1.0111B 。
-1。
0111 C. —0.1001 D. -0. 1000 4．标准或—与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C 。
最大项相与 D 。
或项相与 5。
根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ).A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++= C 。
E )E D C C A (F ⋅++= D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ )实现三种基本运算。
A 。
与门 B. 或门 C. 非门 D. 与非门7． 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是（ ）。
图1A 。
或非门B 。
与非门 C. 异或门 D. 同或门8．实现两个四位二进制数相乘的组合电路,应有（ ）个输出函数.A ． 8 B. 9 C. 10 D 。
119．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为( ）.A ．JK=00B 。
JK=01 C. JK=10 D 。
JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”，并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
（ ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
（ ） 4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。
（ ）5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。
（ )图2三．多项选择题（从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分） 1．小数“0”的反码形式有（ ）。
A ．0．0......0 ; B ．1．0......0 ; C ．0．1......1 ； D ．1．1 (1)2．逻辑函数F=A ⊕B 和G=A ⊙B 满足关系（ )。
A. G F = B 。
G F =' C 。
G F =' D 。
1G F ⊕=3． 若逻辑函数∑∑==5,7),m(0,2,3,4,C)B ,G(A,,m(1,2,3,6)C)B ,F(A,则F 和G 相“与"的结果是（ ）. A ．32m m + B ． 1 C ． B A D ． AB4．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时,有（ ）.A ．x 和y 同为高电平 ；B ． x 为高电平，y 为低电平 ;C ．x 为低电平,y 为高电平 ；D ． x 和y 同为低电平.5．组合逻辑电路的输出与输入的关系可用( ）描述。
A ．真值表 B. 流程表 C ．逻辑表达式 D. 状态图四． 函数化简题（10分)1．用代数法求函数B A C B AC AB ⋅+⋅++=C)B,F(A, 的最简“与-或”表达式。
（4分)2．用卡诺图化简逻辑函数F(A,B ，C ，D)＝∑m(2，3,9，11，12）+∑d （5，6，7，8, 10，13) 求出最简“与-或”表达式和最简“或—与”表达式。
（6分)五．设计一个将一位十进制数的余3码转换成二进制数的组合电路,电路框图如图3所示。
(15分)图3要求：1．填写表1所示真值表；ABCD WXYZ ABCD WXYZ00000001001000110100010101100111100010011010101111001101111011112．利用图4所示卡诺图,求出输出函数最简与-或表达式；图43．画出用PLA实现给定功能的阵列逻辑图。
4．若采用PROM实现给定功能,要求PROM的容量为多大？六、分析与设计（15分）某同步时序逻辑电路如图5所示。
图5（1) 写出该电路激励函数和输出函数；（2) 填写表2所示次态真值表；输入X 现态Q2 Q1激励函数J2 K2 J1 K1次态Q2(n+1)Q1(n+1)输出Z(3) 填写表3所示电路状态表；现态次态 Q 2 （n+1）Q 1(n+1）输出Q 2Q 1X=0X=1Z00011011（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形.图6（5）改用T 触发器作为存储元件，填写图7中激励函数T 2、T 1卡诺图，求出最简表达式.图7七．分析与设计(15分)某电平异步时序逻辑电路的结构框图 如图8所示。
图中：11222212y y x x Y x x y ++= 212121211x x y y x Y y x x ++=212y x x Z =要求：1．根据给出的激励函数和输出函数表达式，填写表4所示流程表；表4 二次状态y 2 y 1激励状态Y 2Y 1/输出Zx 2x 1=00 x 2x 1=01x 2x 1=11 x 2x 1=100 0 0 1图82。
判断以下结论是否正确,并说明理由。
①该电路中存在非临界竞争；②该电路中存在临界竞争；3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路是否存在非临界竞争或临界竞争？表5八．分析与设计（15分）某组合逻辑电路的芯片引脚图如图9 所示.图91．分析图9 所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能。
2．假定用四路数据选择器实现图9 所示电路的逻辑功能,请确定图10所示逻辑电路中各数据输入端的值，完善逻辑电路.图103．假定用EPROM实现图9 所示电路的逻辑功能,请画出阵列逻辑图。
《数字电路与逻辑设计》试卷A 参考答案一．单项选择题（每题1分，共10分）1．B ； 2．C ; 3．D ； 4．B ; 5. A ； 6．D ； 7．D ； 8．A ; 9．D ； 10．B 。
二．判断题（判断各题正误，正确的在括号内记“∨”，错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．反码和补码均可实现将减法运算转化为加法运算。
（×）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏= (×） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
(∨） 4．并行加法器采用先行进位（并行进位）的目的是提高运算速度.（×）5。
图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。
（×)三．多项选择题（从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．AD ； 2．ABD ； 3．AC; 4．ABC ； 5．AC 。
四． 函数化简题（10分)1．代数化简（4分）2．卡诺图化简（共6分)最简“与-或"表达式为: C B C A F += （3分） 最简“或-与"表达式为: )C B (C)(A F +⋅+= （3分) 五．设计（共15分）1．填写表1所示真值表;（4分）ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111dddd dddd dddd 0000 0001 0010 0011 01001000 1001 1010 1011 1100 1101 1110 11110101 0110 0111 1000 1001 dddd dddd dddd2．利用卡诺图,求出输出函数最简与—或表达式如下：（4分）DZ DC D C Y BCD D B C B X BCD AB W =+=++=+=3．画出用PLA 分）4．若采用PROM 实现给定功能,要求PROM 的容量为:（2分)4(bit)24⨯六、分析与设计(15分）（1） 写出该电路激励函数和输出函数;（3分）12121211Q Q Z ,Q K ,Q J ,X K X,J ===== （2）输入 X 现态 Q 2 Q 1 激励函数 J 2 K 2 J 1 K 1 次态 Q 2(n+1)Q 1（n+1） 输出 Z 0 0 0 0 1 1 1 100 01 10 11 00 01 10 110 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 00 0 1 0 0 0 1 0 0 1 1 1 0 1 1 10 1 0 0 0 1 0 0（3现态 次态 Q 2（n+1）Q 1（n+1)输出 Q 2 Q 1 X=0 X=1 Z 00 00 01 0 01 10 11 1 10 00 01 0 111011（4)设各触发器的初态均为0，根据给定波形画出Q 1、Q 2和Z 的输出波形。
（3分）（5）改用T 触发器作为存储元件,填写激励函数T 2、T 1卡诺图，求出最简表达式.（3分)最简表达式为:11111212122Q X Q X Q X T Q Q Q Q Q Q T ⊕=+=⊕=+=七．分析与设计（15分）1．根据给出的激励函数和输出函数表达式，填流程表； （5分)2. 判断以下结论是否正确，并说明理由。
（6分)① 该电路中存在非临界竞争；正确。
因为处在稳定总态(00，11），输入由00变为01或者处在稳定总态（11，11），输入由11变为01时，均引起两个状态变量同时改变,会发生反馈回路间的竞争，但由于所到达的列只有一个稳定总态，所以属于非临界竞争。