Virtuoso软件的使用技巧

常用的快捷键
• r：绘制长方形 • c：copy • F4：part/full • s：stretch • o：添加contact或via • i：调用模块 • q：修改属性 • k：尺 • shift+k：取消所有尺 • l：加label
• x/shift+x：进入底层模块 • shift+b：返回顶层模块 • shift+z ：缩小一半 • ctrl+z：增大两倍 • p：path • shift+c：chop • F3：改变操作属性 • shift+f：显示具体层 • ctrl+f：显示模块
A
6
打开icfb
使icfb和终端可以同时使用
A
7
Tools →Library Manager
A
8
A
9
新建库： File→New →Library
A
10
A
11
A
12
File→New →Cell View
A
13
Tool:Composer-Schematic
A
14
主要内容
• 1、Virtuoso简介 • 2、如何正确进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
A
29
Browse →Add
A
30
设定仿真参数:Analyses →Choose
A
31
A
32
A
33
节点电流：Outputs →To Be Saved Select On Schematic
A
34
保存仿真参数：Session → Save state
A
35
netlist and run 与run
Virtuoso软件的使用技巧
A
1
主要内容
• 1、Virtuoso简介 • 2、如何正确进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
A
2
• Cadence公司的Virtuoso是一个适用于高级模拟、 混合信号、射频和定制数字设计的定制设计平台， 并可以提供深亚微米(45nm)的数字元件特性验证.
A
26
主要内容
• 1、Virtuoso简介 • 2、如何进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
A
27
仿真环境：Tools →Analog tup →Model Libraries
• u：undo
A
44
主要内容
• 1、Virtuoso简介 • 2、如何进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
A
45
• 版图的设计错误可以分成两类：
违反几何设计规则的错误——检查工具 DRC(Design Rules Check)。
A
3
主要内容
• 1、Virtuoso简介 • 2、如何正确进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
A
4
• Exceed Broadcast →选择用户
A
5
设置环境变量：setenv DISPLAY IP:0
there is no
errors and
warning
messages
A
51
LVS-1
A
52
LVS-1
A
53
Run LVS
A
54
LVS-2
•
111 # add full/relative path to replace xxx
•
112 setenv SOURCE_PATH "/home/zhaozhe/lvs_as/op_schematic"
• Virtuoso的主要功能有： 1、绘制电路图 2、绘制版图 3、模拟电路的仿真分析(specture)
• Virtuoso其他功能：Verilog-Editor、 VerilogAEditor、 VHDL-Editor、 VHDLAMS-Editor、 Graphics-Editor、Text-Editor
版图与原理图一致性的错误——检查工具 LVS(Layout versus Schematic)。
A
46
Calibre →Run DRC
A
47
Rules →Run DRC
A
48
查找错误
A
49
LVS(Layout vs. Schematic) Input the netlist
A
50
由版图生
成.gds文件
A
36
simulation → Output log
A
37
瞬态/静态电压、瞬态/静态电流、A幅度、相位、工作状态…… 38
仿真结果的测量
A
39
主要内容
• 1、Virtuoso简介 • 2、如何进入Virtuoso • 3、电路图的绘制 • 4、电路图的仿真与分析 • 5、版图的绘制 • 6、版图的验证DRC/LVS • 7、版图后仿真
•
113 #setenv SOURCE_PATH "mpw_08"
A
21
管脚命名必须与电路图中一致
A
22
A
23
A
24
调用生成的模块
A
25
常用的快捷键
i (instance)：插入元件 f (full screen)：全屏幕 w (wire) ：连线 p (pin):加管脚 q (quality):编辑属性
e：进入下一层模块 ctrl+e：返回上一层模块 [ : 缩小两倍 ] :放大两倍
A
15
添加元件
A
16
修改元件属性
A
每次 重新 打开 电路 图都 要进 行设 置。
17
连线需要注意：1、规则 2、快捷
A
18
Check and save
A
19
添加管脚需要注意： 1、命名 2、方向
A
20
Make a symbol：Design →Create Cellview →From Pin List
A
40
必须确保绘制版图需要的工艺文件与 版图所在的库是在A 同一个目录下的41
Options→Display →Minor spacing
A
42
LSW
• AV (all visible) ；NV (non visible) ； • AS (all selectable) ；NAS (non selectable) 。 43