3 集成逻辑门电路
实验三_集成逻辑门电路的功能及参数测试(精)
实验四
实验设备
示波器YB4320A 1台
三用表1只
逻辑电路设计实验箱1台
实验材料(在电阻箱上
74LS125 1片
74LS03 1片
电阻
1/8W 1K Ω8只
1/8W 5.1KΩ5只
1/8W 2.7K Ω4只
四、操作方法与实验步骤
实验三
1.验证74LS00“与非”门的逻辑功能
1.将芯片插入实验箱的IC插座中
4.从b端往a端缓慢调节电位器W ,观察Vi ,Vo两电压表的读数,并记录数据填入表格
5.根据表格数据画出曲线图,并求VON和VOFF
图表21开关门电平电路图
实验四
1.验证74LS125三态门的逻辑功能
1.高阻的测试方法:将控制端EN接高电平,输出分别接上拉电阻和下拉电阻,测量输出端Y的电压
图表22测量示意图
4.进一步建立信号传输有时间延时的概念
5.进一步熟悉示波器、函数发生器等仪器的使用
实验四
1.掌握三态门的逻辑功能及工作原理
2.了解三态门在计算机总线中的应用
3.熟悉集电极开路门的电路原理
4.掌握集电路开路门的使用方法
二、实验内容和原理
实验三
实验内容:
1.验证74LS00“与非”门的逻辑功能
2.验证CD4001“或非”门的逻辑功能
实验四1.验证74LS125三态门的逻辑功能图表32 74LS125逻辑功能测量结果EN A L Y上拉电阻Y下拉电阻5.07 5.07 0 0 H H L H实验结果表明接上拉电阻实现了正常的逻辑功能同时提高了驱动负载能力。而接下拉电阻三态门不能实现正常的逻辑功能。2.测量74LS125的四个三态门的输入输出电压图表33 74LS125输入输出电压ENi 0 0 Ai / V 4.99 0 4.97 0 4.97 0 4.98 0 Yi / V 4.04 0 3.99 0 4.02 0 4.03 0 Yi逻辑值1 0 1 0 1 0 1 0 0 0 0 0 0 0数据表明四个三态门都是正常的。2.用74LS125三态门构成1位2选1数据选择器图表34双向数据传送测量结果S0 0 1 D1 139.133HZ 5.10V(示波器139.420HZ 5.06V D0 5.06V Y 139.172HZ 4.19V无频率第16页/共18页
集成逻辑门电路逻辑功能的测试实验报告
集成逻辑门电路逻辑功能的测试实验报告一、实验目的本次实验的主要目的是深入了解和测试常见集成逻辑门电路的逻辑功能，包括与门、或门、非门、与非门、或非门和异或门等。
通过实际操作和测量，掌握逻辑门电路的工作原理和特性，提高对数字逻辑电路的分析和设计能力。
二、实验原理1、逻辑门电路的基本概念逻辑门是实现基本逻辑运算的电子电路，常见的基本逻辑运算有与、或、非等。
与门的逻辑功能是当所有输入都为高电平时，输出才为高电平；或门的逻辑功能是只要有一个输入为高电平，输出就为高电平；非门的逻辑功能是输出与输入相反。
2、集成逻辑门电路的特点集成逻辑门电路是将多个逻辑门集成在一个芯片上，具有体积小、可靠性高、性能稳定等优点。
常见的集成逻辑门电路有 TTL 系列（如74LS00、74LS08 等）和 CMOS 系列（如 CD4011、CD4071 等）。
3、逻辑门电路的逻辑表达式和真值表逻辑表达式是用逻辑运算符表示逻辑门输入与输出之间关系的数学表达式，真值表则是列出所有可能的输入组合及其对应的输出值。
通过分析逻辑表达式和真值表，可以清晰地了解逻辑门电路的逻辑功能。
三、实验设备和器材1、数字电路实验箱2、集成逻辑门芯片（74LS00、74LS08、74LS04、74LS10、74LS20、74LS86 等）3、示波器4、直流电源5、导线若干四、实验步骤1、熟悉实验设备和芯片引脚功能首先，仔细观察数字电路实验箱的布局和功能，了解电源开关、插孔、指示灯等的位置和作用。
然后，查看集成逻辑门芯片的引脚图，确定输入引脚、输出引脚和电源引脚。
2、搭建测试电路根据不同逻辑门电路的逻辑功能，在实验箱上使用导线连接芯片引脚和电源、地，构建相应的测试电路。
例如，测试与门 74LS08 时，将两个输入引脚分别连接到两个开关，输出引脚连接到一个指示灯。
3、输入信号并观察输出通过操作开关改变输入信号的电平（高电平或低电平），观察指示灯的亮灭情况，记录输入和输出的逻辑状态。
集成逻辑门电路
图 4 输出高电平带负载的情形 5、集电极开路门和三态门电路 1) 集电极开路门-OC 门（Open Collector） 在工程实践中，有时必须将几个门的输出端并联使用，已实现“与”逻辑， 称为“线与”。但是，普通 TTL 门电路的输出结构决定了它不能进行“线与”。 如图所示，如果将 G1、G2 两个 TTL“与非”门的输出端直接连接起来，当 G1 输 出为高电平，G2 输出为低电平时，从 G1 的电源 VCC 通过 G1 的 T4、D 到 G2 的 T3,形成一个低电阻通路，产生很大的电流。另外，由于此时“线与”输出结 果为低电平，负载门还将向 G2 的 T3 灌电流，所以 G2 很可能被烧毁。因此， 普通的 TTL 门电路是不能进行“线与”的。 为了满足实际应用中实现“线与”的要求，专门生产了一种可以进行“线与” 的门电路——集电极开路，即 OC 门（Open Collector） 。 “与非”OC 门如图所示，T3 集电极开路。T3 集电极开路以后，为保证“与非”功 能使用时必须外接上拉电阻 RL。
图 5“与非”OC 门结构图图 6 “与非”OC 门符号图 2) OC 门应用 a) 实现“线与”。 在使用 OC 门进行“线与”时， 外接上拉电阻 RL 的选择非常重 要，只有 RL 选择得当，才能保证 OC 门应有的逻辑功能，才能保证输出
满足要求的高电平和低电平。一般而言，上拉电阻 RL 应选在 1K 左右。 b) 电平转换。在数字系统的接口部分须有电平转换时，常用 OC 门来完成。 如图，把上拉电阻接到 10V 电源上，这样 OC 门输入普通的 TTL 电平时， 其输出高电平都可以时 10V. 3) 三态门输出 三态门是指逻辑门的输出除有高低电平两种状态外， 还有第三种状态—— 高阻状态门电路，高阻态相当于隔离状态。三态门都有一个控制使能端 EN 来 控制门电路的通断。具备这三种状态的器件称为三态门电路。
什么是逻辑门电路逻辑门电路的注意事项
什么是逻辑门电路逻辑门电路的注意事项实现基本和常用逻辑运算的电子电路叫逻辑门电路。
那么你对逻辑门电路了解多少呢?以下是由店铺整理关于什么是逻辑门电路的内容，希望大家喜欢!逻辑门电路的简介定义最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。
实现“与”运算的叫与门，实现“或”运算的叫或门，实现“非”运算的叫非门，也叫做反相器，等等。
逻辑门是在集成电路(也称：集成电路)上的基本组件。
组成逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。
也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
简单的逻辑门可由晶体管组成。
这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
作用高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门(也称：互斥或)等等。
逻辑门可以组合使用实现更为复杂的逻辑运算。
类别逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。
基本逻辑关系为“与”、“或”、“非”三种。
逻辑门电路按其内部有源器件的不同可以分为三大类。
第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型;第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型;第三类则是二者的组合BICMOS门电路。
常用的是CMOS逻辑门电路。
1、TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。
TTL主要有BJT(Bipolar Junction Transistor 即双极结型晶体管，晶体三极管)和电阻构成，具有速度快的特点。
数字电子技术集成逻辑门电路
B、当ui=UIH=3.6V时:(设T1倒置时的β为0.02) 显然从T1的
基极向下看：
射极支路的 电位为：
uB1 UIH uBE1
3.6V 0.7V
4.3V 集电极支路的电位为： uB1 uBC1 uBE2 uBE4 0.7V 0.7V 0.7V 2.1V
所以基极的电位被钳在2.1V上，出现射极不通 集电极通的现象，这就是所谓倒置使用的状态。
– 饱和区：Vbe>VT， Vbc>VT，均正向偏置；由 于Rc的存在，Ic越大，VRC也越大，因此Vce 到一定值后，基本不变。
– 反偏状态：发射结加反向电压；集电结加正向 电压。
13
分区等效电路：（NPN晶体三极管）
工作 状态
特点
条件
等效电路
发射结、集电结均反偏
截止
ib=－Icbo≈0 ic=Icbo≈0
当0.7<Vi<1.3v时，T2管的发射极电阻R3直接接地，故
T2管开始导通并处于放大状态，所以Vc2和Vo随Vi的
增高而线性地降低。但T4管仍截止。故BC段称为线性
区。
40
C、CD段(转折区)
Uth=1.4V
在该区域：uI增大到接近1.4V并继续增大时，T4开始
34
估算各级的参数：
i B1
VCC uB1 R1
5V 2.1V 4K
0.725mA
iB2 uC2
T1颠倒使用时 iB2 iC1 iB1 iB1 1(很小,约为0.02)
0.725mA 0.0145mA 0.74mA 此电流可使
uC2 uCES2 uBE4 0.3V 0.7V 1V T2和T4饱和
3V 0V 0.7V 1
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
模电集成逻辑门电路
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MOS 管构成的逻辑门电路。
CTMT按LO功即S 能即T特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
中规模集成电路(MSI-Medium Scale Integration)，每 片组件内含100~1000个元件(或20~100个等效门)。
大规模集成电路(LSI-Large Scale Integration)， 每片 组件内含1000~100 000个元件(或100~1000个等效门)。
超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以上等效门)。
3.1.1三极管的开关特性
⒈ 静态开关作用
ube
ubc
ui
截止 反偏 反偏， iB＝iC ＝0，开关断开。 10K
( 集 射极间近似于断路)
放大 正偏 反偏， iC ＝ βiB， 线性放大。
饱和 正偏 正偏， iB >IBS ， 开关闭合。
( uCE 0.1 ~ 0.3V ,集 射极间近似于短路)
t
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称
为三极管关断时间。 通常
toff > ton
t 开通关常时工间作主频要率由不于高电时，
荷可存忽储略效开应关引时起间，要而提工高作
开频关率速高度时，必须降考低虑三开极关
管速饱度和是深否度合，适加，速否基则区导存致
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
第三章集成逻辑门电路例题补充
第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。
解：设v BE =0V 时，三极管T 截止。
T 截止时，I B =0。
此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。
此时V CC v Iv O+10V VV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。
第3章集成逻辑门电路
22
PN结的形成
由空间电荷区产生的、方向为N区指向P区 的内建电场阻碍了扩散运动，同时使少子产生 漂移运动，即N区的空穴向P区漂移， P区的电 子向N区漂移。
当漂移运动和扩散运动达到动态平衡时， 扩散电流等于漂移电流且方向相反，PN结中电 流为零，PN结宽度及电位差Uho为恒定值。
PN结的形成由两个运动共同形成：多子的 扩散运动和少子的漂移运动。
19
PN结的形成
多子扩散
P区
空间电荷区
N区
内电场方向
20
PN结的形成
空间电荷区
P区
N区
多子扩散 内电场方向 少子漂移
21
PN结的形成
由于载流子的浓度差，P区的空穴向N区 扩散，N区的电子向P区扩散。这种由于浓 度差引起的运动称为扩散运动。
双极型电路的缺点：功耗大。
应用领域：SSI，MSI。
5
3.1 概述
随着集成规模的增加，LSI，VLSI的出现，TTL 已不能适用，CMOS电路（单极型）得到了广泛的 使用。CMOS电路的最大优点：功耗低。随着技术 的发展，速度和驱动能力和TTL基本相同。
在单极型电路中，还包括NMOS和PMOS等。
23
PN结的形成
P区
P N结
N区
内电场方向
室温下，内电场建立的电位差： 硅：（0.6～0.8）V 锗：（0.1 ～0.3）V 24
PN 结的单向导电性
所谓“单向导电性”是指PN结在不同极性 外加电压作用下，其导电能力有极大差异的 特性。PN结最显著的特性为单向导电性。
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。
A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。
A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。
A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式（）。
F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。
3.TTL集成逻辑门电路
4. 传输延迟时间
输入信号 0.5UIm UIm
输出信号 0.5UOm
UOm
由于三极管存在开关时间，元、器件及 tPHL tPLH 连线存在一定的寄生电容，因此输入矩形脉 输入电压波形上升沿 0.5UIm到输出电压下降沿0.5UOm间 冲时，输出脉冲将延迟一定时间。 的时间称导通延迟时间 t
PHL。
1V
截止
使能端的两种控制方式 使能端低电平有效
使能端高电平有效
EN
功能表 EN Y 0 AB 1 Z
EN即Enable
功能表 EN Y 1 AB 0 Z
2.
应用 总线 任何时刻EN1、EN2、 EN3中只能有一个为有效电 平，使相应三态门工作， 而其它三态输出门处于高 阻状态，从而实现了总线 的复用。
UOH
t
t
3. 负载能力
通常按照负 载电流的流向将 与非门负载分为
灌电流负载 拉电流负载 输出为低电平
负载电流流入与非门 的输出端。 负载电流从与非门的输 出端流向外负载。 灌电流负载
输入均为 高电平
IOL 负载电流流入驱动门 输出为高电平 IOH 负载电流流出驱动门
拉电流负载
输入有 低电平
不管是灌电流负载还是拉电流负载，负载 实用中常用扇出系数 NOL表示电路负载能力。 电流都不能超过其最大允许电流，否则将导致 门电路输出低电平时允许带同类门电路的个数。 电路不能正常工作，甚至烧坏门电路。
CMOS
OC门的 UOL≈0.3V， UOH≈VDD，正好符合 CMOS电路UIH≈VDD，UIL≈0的要求。
（二）三态输出门
1. 电路、逻辑符号和工作原理 即 Three-State Logic 门，简称 TSL 门。其输出 有高电平态、低电平态和高阻态三种状态。 三态输出 与非门 EN称使能信号或控制信号， A、B称数据信号。 当EN=0时，Y=AB， 三态门处于工作态； 当EN=1时，三态门 输出呈现高阻态， 又称禁止态。 只有当使能信号EN=0时才允许三态与非门工作，故 称EN低电平有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET 处于截止状态，相当于开关断开；
当uGS大于UT，MOSFET工作在变阻状态， 相当于开关接通。
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
+Vcc R
uIA DA
uIB DB
uO
二极管与门电平表
输入
uIA
uIB
低
低
低
高
高
低
高高ຫໍສະໝຸດ 输出uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
uO R
二极管或门电平表
输入
uIA
uIB
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
上页 下页 返回
数字电子技术基础
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
+Vcc
uIA DA
uIB DB
反相器电路图
R
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
上页 下页 返回
数字电子技术基础
(3) 或非门
同理，可将二极管或门和非门复合在一起 可构成或非门。
或非门逻辑图
A B
1
1
L
A B
L AB
1
上页 下页 返回
反相器的输出与 输入关系可表示为
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
上页 下页 返回
数字电子技术基础
(2) 与非门
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
上页 下页 返回
数字电子技术基础
(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic)
线制作在一块半导体基片(芯片)上，并封装在一个壳体内 所构成的完整电路。
数字集成电路就是用来处理数字信号的集成电路。
2. 集成电路的特点
与分立元件电路相比，集成电路具有重量轻、体积小、功 耗低、成本低、可靠性高和工作速度高等优点。
上页 下页 返回
数字电子技术基础
3. 数字集成电路的分类： (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路: 主要有:
开关时间越短，开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺，外加输入电压的极性及大小 。
c) 提高开关速度的途径 制造开关时间较小的管子；设计合理的外电路。
上页 下页 返回
数字电子技术基础
通常toff > ton、ts > tf。因此控制三极管的饱和深度，减小ts 是缩短开关时间、提高开关速度的一个主要途径。
a. 当u1<UT，T截止
uO=VDD(为高电平)
+
uI
－
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
－
上页 下页 返回
数字电子技术基础
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导
数字电子技术基础
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。
o
关断时间toff ——ts与tf之和。
上页
ton
下页
t
t
toff
t
返回
数字电子技术基础
开关时间——三极管的接通时间ton、关断时间toff， 统称为开关时间。
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
上页 下页 返回
数字电子技术基础
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当 于开关断开。
如果三极管只工作在饱和状态，管子饱和相 当于开关接通。
三极管这种在外加电压作用下，截止和饱和后 的稳态模型，它反映了三极管的静态开关特性。
上页 下页 返回
数字电子技术基础
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
－
Rc 1k
+
Vcc
uO
5V
－
上页 下页 返回
数字电子技术基础
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)