3逻辑门电路.
数字电路第六版第03章
L=Y
TG1 L
TG2
3.3 CMOS逻辑门电路的不同输出结构及参数
3.3.1 CMOS逻辑门电路的保护和缓冲电路 3.3.2 CMOS漏极开路和三态门电路 3.3.3 CMOS逻辑门电路的重要参数
3.3 CMOS逻辑门电路的不同输出结构及参数
3.3.1 CMOS逻辑门电路的保护和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
NMOS门 PMOS门 CMOS门
3.1 逻辑门电路简介
3.1.1 各种逻辑门电路系列简介
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
1 0 导通 截止 截止 导通 1
1 1 导通 截止 导通 截止 0
或非门 A L AB B
N输入的或非门的电路? 输入端增加有什么问题?
3.2 基本CMOS逻辑门电路
3.2.3 其他基本CMOS逻辑门电路 3. CMOS异或门
3.2 基本CMOS逻辑门电路
3.2.3 其他基本CMOS逻辑门电路 3. CMOS异或门
CMOS门电路是以MOS管为开关器件
MOS管的分类： 增强型
MOS 耗尽型
N沟道 P沟道 N沟道
P沟道
3.2 基本CMOS逻辑门电路
3.2.1 MOS管及其开关特性
d
衬底 g
B
s
N沟道增强型MOSFET
有沟通：导通 无沟道：截止
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
三集成逻辑门电路
平VIH= 3.6V时， VO= VOL =VCES5=0.3V。 即：有0为1；全1为0 真值表为：
真值表 ABF 001 011 101 110
3.逻辑关系：Y= AB
二、TTL与非门的电压传输特性
（1）测试电路
vI
&
vO
+ V －
+ V －
(a)电压传输特性测 试电路
A& B
F
门电路即可实现“与”运算
这种连接方式称为“线与”，可以 节省门电路。
C& D
§3.2 特殊门电路 —— 三态门 TSL
普通逻辑门电路有两个输出：0 和 1
三态门的输出除了 0 和 1 之外，还有一个“高阻态”；其输入端 也多了一个控制端，称为“使能端”。
“高阻态” 相当于将输出端与其他端断开 D1 &
BC段：线性区：0.6V＜vI＜1.3V这时T2管导通处 于放大状态， VC2、 VO随vI的增大而线性降低， 故该段称为线性区。由于T5管的基极电位还低 于0.7V，故T5管仍截止。T3、T4管还是处于导 通状态
CD段：过渡区1.3V＜VI＜1.4V，T5、T2、T3、T4 导通， T2、T5管趋于饱和，T4趋于截止，输出电压 VO随VI增加急剧下降到低电平VO=0.3V。CD段中 点 对 应 的 输 入 电 压 称 阈 值 电 压 VT （ 门 槛 电 压 ） ， VT=1.4V。
VNH
R3
D
E
图2-6 TTL与非门
O 0.5 1 1.5 2 2.5 3 3.5 vI(V) VOFF VON
(b)电压传输特 性
返回
D2
EN
控制 输 入 输出
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
3逻辑门电路
vGS>0
域又称为可调电阻区域。
vDS N沟道增强型MOS管输出特性曲线图
(Ⅲ)截止区
O
饱和区：当vDS≥(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。 iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。
截止区：vGS<VGS(th)N，还没有形成导电沟道，因此iDS=0。 ２．转移特性和跨导 MOS管的转移特性是指在漏源电压v DS 一定时，栅源电压 vGS和漏源电流iDS之间的关系。 当v GS <V GS(th)N 时，i DS =0，只有当
由三个CMOS反相器和 3.1.5 CMOS门电路 一个CMOS传输门组成
3、“异或”门电 路 输入端A和B相同 0 1 当A = B = 0时 TG断开，则C=B=1， F=C=0。 当A = B = 1时， TG接通，C = B = 1， 反相器2的两只MOS 管都截止，输出F=0。 0 1 得：输入端A和B相同， 输出 F=0
PD：门电路功耗
DP值愈小，表明门电路的特性愈接近于理想情况。
6. 扇入数与扇出数
（1）门电路的扇入数决定于它的输入引脚的个 数，如：三输入逻辑门的扇入数Ni=3。 A B C A B C L Ni=3
&
≥
L
Ni=3
（2）扇出数：门电路正常工作下能带同类逻辑 门电路负载的最大个数。
a)拉电流工作情况
3.1 MOS逻辑门电路
CMOS反相器 CMOS门电路 CMOS传输门、三态门
3.1.1 数字集成电路简介
上世纪60年代初美国德克萨斯公司率先将分立元件和连 线制作在同一硅片上，形成集成电路(Integrated Circuit，简 称IC)。并且，由于微电子技术的迅速发展，使集成电路在 大多数领域内迅速取代了分立元件电路。 从总体上说，集成 电路可分为模拟集成电路、数字集成电路以及数模混合集成 电路三大类。 在数字集成电路里，根据制造工艺的不同，可分为双极型 （电子、空穴两种载流参与导电）和单极型（只有电子或空穴 一种载流子参与导电）两大类。 TTL电路是双极型数字集成电路中应用最广泛的一种，它由 于输入端是晶体管（Transistor）输出端也是晶体管而得名，即 Transistor-Transistor Logic简称TTL。双极型数字电路除TTL类 型之外，还有ECL和I2L电路。ECL是一种通过射极电阻耦合的 非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种 单元结构简单、功耗低、适合于制造大规模集成电路的集成注入 逻辑门电路，在大规模器件中应用。
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
三种基本逻辑门电路
三种基本逻辑门电路三种基本的门：全部其它组合规律功能都可由这三种门单之产生。
规律门表示法符号希尔符号NOT （非）ā 或/A — 或/ （非、负）AND （与）A * B * 与（积）OR （或）A+B + （和）二规律门等效于AND 和NOT : NAND 与非门OR 和NT : NOR 或非任何规律功能都可以表示为“ 与非门” 或者“ 或非门” 的功能。
三种基本规律门的真值表运算符的优先级正常的运算次序是：NOT ，AND ，OR, 括号中的内容总是比表达式的其它部分先进行运算。
例：交换律、结合律和安排律AND 功能和OR 功能可以交换和结合。
操作数可以任何次序消失，而不会影响功能的运算结果：1. 交换律2. 结合律3. 安排律1. A*(B+C) = (A*B)+(A*C) ：象标准的代数规章（乘对加）2. A+(B*C) = (A+B)*(A+C) ：真值表或规律变换证明( 加对乘)４.对偶性对偶性原理：– 假如用*替换+，+替换*，1替换0，0替换1，则替换后的表达式与原等式等同。
– 因此只要证明第一条安排律是正确的，通过对偶性就能证明其次条安排律的正确性。
５. 规律运算的法则四条基本公理– 公理1 ：a. X+0=X b. X*0=0– 公理2 ：a. X+/X=1 b. X*/X=0– 公理3 ：a. X+Y=Y+X b. X*Y=Y*X– 公理4 ：a. X*(Y+Z)=(X*Y)+(X*Z) b. X+(Y*Z)=(X+Y) *(X+Z)九条基本交理– 定理1 ：a. X+X=X b. X*X=X– 定理2 ：a. X+1=1 b. X*0=0– 定理3 ：/(/X)=X ( 不包括具有对偶的元素+ 、* 、1 或0) – 定理4 ：a. X+(Y+Z)=(X+Y)+Z l b. X*(Y*Z)=(X*Y) *Z– 定理5 ：a. /(X+Y)=/X*/Y b. /(X*Y)=/X+/Y– 定理6 ：a. X+(X*Y)=X b. X*(X+Y)=X– 定理7 ：a. (X+Y)+(X*/Y)=X b. (X+Y) *(X+/Y)=X– 定理8 ：a. X+(/X*Y)=X+Y b. X*(/X+Y)=X*Y– 定理9 ： a. (X*Y)+(/X*Z)+(Y*Z)=(X*Y)+(/X*Z) b. (X+Y) *(/X+Z)*(Y*Z)=(X+Y)*(/X+Z)除定理3 ，每个定理或公理都有二种形式，属对偶性原理的关系。
第3章-逻辑门电路
3 逻辑门电路3.1 MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =0.4mA ，I OL =8mA ，I IH =0.02mA,I IL =0.4mA ；74ALS 系列输入电流参数的数值为I IH =0.02mA ，I IL =0.1mA ，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（3.1.5）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题3.1.4所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题3.1.4（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
理论三 逻辑门电路
1
课前预备
熟练数制间的转换
重、难点
基本逻辑运算及基本逻辑门电路
1.基本逻辑运算及基本逻辑门电路
概念
在数字电路中往往用输入信号表示“条件”，用输出信号表示“结果”，而
条件与结果之间的因果关系称为逻辑关系，能实现某种逻辑关系的数字电
子电路称为逻辑门电路。
基本的逻辑关系有：与逻辑、或逻辑、非逻辑；
能实现非逻辑功能的电路称为非门电路，又称 反相器 ，简称非
门
非门电路的电路图形符号
非逻辑函数表达式： =
ഥ
非逻辑功能为：“有0出1，有1出0”
2.复合逻辑运算
几种常用的复合逻辑运算
• 与非
或非
与或非
几种常用的复合逻辑运算
• 异或
• Y= A B
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
几种常用的复合逻辑运算
与之相应的基本逻辑门电路有：与门、或门、非门。来自逻辑代数中的三种基本运算
与（AND）
或（OR）
非（NOT）
以A=1表示开关A合上，A=0表示开关A断开；
以Y=1表示灯亮，Y=0表示灯不亮；
三种电路的因果关系不同：
一、与逻辑和与门电路
1.与逻辑关系
当一件事情的几个条件全部具备之后，这件事情才能发生，否则不
三极管、MOS管和电阻等分立元件组成，也可以由集成电路组成。
与逻辑的真值表
与逻辑功能为：
“有0出0，全1出1”
与门电路的电路图形符号
逻辑表达式Y=A·B或
Y=AB
二、或逻辑和或门电路
第三章 门电路
-
-
当VI为高电平VIH=Vcc时，D截止，Vo=Vcc ，输出高 电平。
当VI为低电平VIL=0时，导通，Vo=0 ，输出低电平.。
实际的二极管特性 曲线如下图：
并非我们假设的理想特性，其特性
i
O
v
即其反向电阻不是无穷大（有反向饱和电流IS),正向 电阻不为0，且其导通有一定的起始电压。
常等效成下列几种情况： 1） 当外电路电源VSS和等效电阻RS都很小时： VON S VSS VSS RS RS D
rD
2） 当二极管的导通压降与外电路电源VSS不能 忽略，二极管的正向电阻与外电路电阻相比可以 忽略时：
VSS RS VSS S VON
D
RS
在数字电路中，高电平一般仅为3V或5V，故VON的影响 不可忽略。所以常等效为这种方式。（硅二极管的导通 压降VON=0.7V，锗二极管的导通压降VON=0.3V。）
为满足输出电平变换、吸收大负载电流、 以及实现线与等需要，有时将输出级电路结构 改为一个漏级开路的MOS管，构成漏级开路输 出的门电路——OD门。
VDD
例：漏级开路 的与非门
VDD
'
Y A B
两个OD门的线与
Y=?
4）CMOS传输门和双向模拟开关
传输 门电 路结 构
T2 vI/ vO
VDD
VGS(th) ----Mos的开启电压。
MOS管的基本开GS< VGS(th) 时，
Mos管截止， iD ≈0 。输出VO为高
电平，Mos管的D—S之间就象一个断
开的开关。 当VI= VGS> VGS(th)时，
Mos管导通， iD =VDD/(RD+rDS). 输出VO= iD* rDS ≈0,
第三章 逻辑门电路
2、输入和输出的高低电压 、 （ 1 ） 输出高电平电压 VOH——在正逻辑体制中代表 在正逻辑体制中代表 逻辑“ 的输出电压 的输出电压。 的理论值为3 逻辑 “ 1”的输出电压 。 VOH 的理论值为 3.6V， ， 产品规定输出高电压的最小值V （ ） 产品规定输出高电压的最小值 OH（ min） =2.4V。 。
– – – – – 延迟时间td 上升时间tr r 存储时间ts 下降时间tf 开关时间：
• 开通时间ton= td + tr r • 关闭时间toff= ts + tf f • 要设法减小，提高BJT开关的运用速度
3.3 基本逻辑门电路
一、二极管与门和或门电路 1．与门电路 ．
+VCC （+5V） R 3kΩ D1 A D2 B L
L = A⋅ B ⋅C
3.6V A B C 0.3V 1V
1
Rc2 R b1 4kΩ 5V
3 3 1
R c4 130Ω
3 1
1.6kΩ
T 4 导通 2 D 导通 Vo
3
4.3V 截止
1
T 22
T1 饱和 R e2 1kΩ
3.6V
T 2 3 截止
3.4.5 TTL与非门的技术参数
• 1、传输特性
– 各种类型的TTL门电路，其传输特性大同小异。
开关 断开
VF-VD （a） vi
VF
VF ≈ RL
i
IF = RL
（b） 0
-VR
t1
t
i
IF
通常把二极管从正 向导通转为反向截止 所经过的转换过程称 为发向恢复过程。 ts 存储时间 tt 渡越时间 ts+tt 反向恢复时间 VR IR = RL
三元逻辑电路
三元逻辑电路三元逻辑电路是一种基本的电子电路，用于处理三种逻辑值的输入和输出。
在计算机科学和电子工程领域，三元逻辑电路是一种重要的组成部分，被广泛应用于数字电路和逻辑门设计中。
本文将介绍三元逻辑电路的基本原理、应用以及设计方法。
一、三元逻辑电路的基本原理三元逻辑电路是一种能够处理三种逻辑值（通常表示为0、1和2）的电路。
与传统的二元逻辑电路不同，三元逻辑电路可以在输入和输出中表示更多的状态。
它由多个逻辑门组成，每个逻辑门都能够根据输入的逻辑值产生相应的输出。
三元逻辑电路的基本元件包括与门、或门、非门和异或门等。
与门用于实现逻辑与操作，只有当所有输入都为1时，输出才为1；或门用于实现逻辑或操作，只要有一个输入为1，输出就为1；非门用于实现逻辑非操作，将输入取反；异或门用于实现逻辑异或操作，只有当输入的逻辑值不同时，输出才为1。
三元逻辑电路在数字电路和逻辑门设计中有广泛的应用。
它可以用来实现多位计数器、数据选择器、编码器和解码器等。
三元逻辑电路还可以用于处理模糊逻辑和多值逻辑系统中的问题。
在计算机系统中，三元逻辑电路可以用来处理多位数字和多种状态的输入。
例如，在某些并行计算机中，三元逻辑电路可以用来处理三种不同的操作状态，分别对应于运算、传输和控制。
这种设计可以提高计算机系统的并行性和处理能力。
三、三元逻辑电路的设计方法三元逻辑电路的设计方法与二元逻辑电路类似，但需要考虑更多的输入和输出状态。
在设计三元逻辑电路时，需要确定输入和输出的逻辑值，并根据逻辑表达式确定逻辑门的连接方式和逻辑功能。
设计三元逻辑电路的一种常见方法是使用真值表或卡诺图。
真值表列出了所有可能的输入组合及其对应的输出值，可以根据真值表确定逻辑门的输入和输出关系。
卡诺图则可以用于简化逻辑表达式，减少逻辑门的数量和延迟。
还可以使用硬件描述语言（HDL）来设计和模拟三元逻辑电路。
HDL 可以描述电路的结构和功能，并通过仿真和验证来验证设计的正确性。
3逻辑门电路
使用
A
≥1
L
A
B
B
L
二、与运算—— 用开关串联电路实现
开关A、B控制灯泡L，只有当A和B同时（闭2）合真时，值灯表泡：才能点亮
（1）定义A：某事B 件有若干个条件，只有当所有条件 全部满足时，这件事才发A 生。B L=A·B
E
L
0
0
0
0
1
0
1
0
0
(3)逻辑表达(a) 式
1
1
1
L= A*B
A
&
A
(4)逻辑符号 B
两输入变量 或非逻辑真值表
A
BL
0
0
1
0
1
0
1
0
0
1
1
0
或非逻辑符号
A
≥1
L
B
A L
B
或非逻辑表达式： P = A+B
或非门芯片 74LS27
3) 同或运算 若两个输入变量的值相同，输出为1，否则为0。
同或逻辑真值表
同或逻辑逻辑符号
AB
P
0
0
1
0
1
0
1
0
0
1
1
1
A
=
L B
A
B
L
同或逻辑表达式：
L A · B A B AB
A
A
≥1
(4)逻辑符号:
B
L=A+B
L
B
或门芯片 74LS32
四、非运算
(1)定义：某事件的产生取决于条件的否定， 这种关系称为非逻辑。
下图表示一个简单的非逻辑电路，当继电器通 电，灯泡熄灭；继电器断电，灯泡点亮。
第三章逻辑门电路[题3.1]选择题1.三态门输出高阻状态时，是...
![第三章逻辑门电路[题3.1]选择题1.三态门输出高阻状态时，是...](https://img.taocdn.com/s3/m/5109a122ef06eff9aef8941ea76e58fafab045b5.png)
第三章逻辑门电路[题3.1] 选择题1. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有。
A.T S L门B.O C门C.漏极开路门D.C M O S与非门4．三极管作为开关使用时，要提高开关速度，可。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。
A.悬空B.通过电阻 2.7kΩ接电源C.通过电阻 2.7kΩ接地D.通过电阻510Ω接地6．对于T T L与非门闲置输入端的处理，可以。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽8．逻辑表达式Y=AB可以用实现。
A.正或门B.正非门C.正与门9．要使TTL与非门工作在转折区，可使输入端对地外接电阻R I。
A.＞R ONB.＜R OFFC.R OFF＜R I＜R OND.＞R OFF10．与CT4000系列相对应的国际通用标准型号为。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列[题3.2] 判断题（正确打√，错误的打×）1．TTL与非门的多余输入端可以接固定高电平。
（）2．当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）4．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）5．CMOS或非门与TTL或非门的逻辑功能完全相同。
（）6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IOH IIH
b)灌电流工作情况
&
IOL
输出低电平
IIL
&
IIH IIL
&
&
… …
&
N OH
I OH (驱动门） I IH （负载门）
NOL
I OL (驱动门） I IL （负载门）
\ 3.1.3 MOS开关及其等效电路
MOS（Metal Oxide Semiconductor）集成电路的基本元件
3.1 MOS逻辑门电路
CMOS反相器 CMOS门电路 CMOS传输门、三态门
3.1.1 数字集成电路简介
上世纪60年代初美国德克萨斯公司率先将分立元件和连 线制作在同一硅片上，形成集成电路(Integrated Circuit，简 称IC)。并且，由于微电子技术的迅速发展，使集成电路在 大多数领域内迅速取代了分立元件电路。 从总体上说，集成 电路可分为模拟集成电路、数字集成电路以及数模混合集成 电路三大类。 在数字集成电路里，根据制造工艺的不同，可分为双极型 （电子、空穴两种载流参与导电）和单极型（只有电子或空穴 一种载流子参与导电）两大类。 TTL电路是双极型数字集成电路中应用最广泛的一种，它由 于输入端是晶体管（Transistor）输出端也是晶体管而得名，即 Transistor-Transistor Logic简称TTL。双极型数字电路除TTL类 型之外，还有ECL和I2L电路。ECL是一种通过射极电阻耦合的 非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种 单元结构简单、功耗低、适合于制造大规模集成电路的集成注入 逻辑门电路，在大规模器件中应用。
vGS>0
称为可调电阻区域。
vDS N沟道增强型MOS管输出特性曲线图
(Ⅲ)截止区
O
饱和区：当vDS≥(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。 iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。
截止区：vGS<VGS(th)N，还没有形成导电沟道，因此iDS=0。 ２．转移特性和跨导 MOS 管的转移特性是指在漏源电压 v DS 一定时，栅源电压 vGS和漏源电流iDS之间的关系。 当 v GS < V GS(th)N 时， i DS =0 ，只有当
１．输出特性曲线和阈值电压 输出特性曲线表示在一定栅源电压vGS下，漏源电流iDS和漏 源电压vDS之间的关系。 非饱和区：vDS很小， 当满足vDS<(vGS-VGS(th)N)时， iDS
(Ⅰ) 非 饱 和 区
vDS= vGS-VGS(th)N
(Ⅱ)饱和区
iDS基本上随vDS线性上升。
vGS越大，曲线越陡，相应 等效电阻越小。该区域又
14 13 12
&
11
10
9
&
8
&
&
1
2
3
4
5
6
ቤተ መጻሕፍቲ ባይዱ
7
双列直插塑料封装
四－二输入与非门引脚图
3.1.2 逻辑电路的一般特性
1.输入和输出的高、低电平 逻辑1或0对应一定的电压范围。 四种逻辑电平参数：输入低电平上限值VIL(max) 输入高电平下限值VIH(min)
输出低电平上限值VOL(max)
输出低电平下限值VOL(min)
单极型电路的基本单元是MOS管，分为NMOS、 PMOS和CMOS三种。 CMOS数字集成电路的问世在TTL 电路之后。但由于CMOS电路具有输入阻抗高、功耗低、 稳定性好、抗辐射能力强、制造工艺简单、集成度高等一 系列的优点，其发展速度超过了TTL电路。目前应用的许 多大规模、超大规模电路芯片都采用先进的CMOS工艺制 造。
动态功耗是电路发生状态转换瞬间或对容性负载 作充放电时的功耗。这时电路中的电流会增大，但状 态转换的时间比电路静态工作时间要短得多，所以静 态功耗是主要的，但如果信号频率很高，动态功耗就 可能成为主要方面。
CMOS电路动态功耗正比于转换频率和电源电压的平方。
5.延时——功耗乘积
DP =tpd PD (单位为焦耳) 其中 tPd＝（ tPHL ＋ tPLH ）/2 ：平均传输延时时间
VNH= VOH(min)－VIH(min)
输出高电平保持基本不变的条件下，输入低电平允 许波动的范围称为输入低电平噪声容限
VNL= VIL(max)－VOL(max)
3.传输延迟时间
输出波形滞后于输入波形的时间叫做传输延 迟时间。表征门电路开关速度的参数。
4.功耗
功耗分为静态功耗和动态功耗两种情况。 静态功耗指的是电路没有状态转换时的功耗。CMOS电路静 态功耗很低，广泛应用于要求功耗较低或电池供电的设备。
是MOS晶体管。MOS管有三个电极：源极S、漏极D和栅极G。
它是用栅极电压来控制漏源电流。 MOS 管有 P 型沟道和 N 型沟道两种，按其工作特性又分为增 强型和耗尽型两类。下面以N沟道增强型MOS管为例进行讨论。
S G D SiO2 D
N+
P-Si
N+
G
S
(a) 结构示意图 (b) 符号 N沟道增强型MOS管
PD：门电路功耗
DP值愈小，表明门电路的特性愈接近于理想情况。
6. 扇入数与扇出数
（1）门电路的扇入数决定于它的输入引脚的个 数，如：三输入逻辑门的扇入数Ni=3。 A B C A B C L Ni=3
&
≥
L
Ni=3
（2）扇出数：门电路正常工作下能带同类逻辑 门电路负载的最大个数。
a)拉电流工作情况
3
逻辑门电路
前一章中介绍了各种逻辑函数，如与、或、非三 种基本逻辑函数以及与非、或非、异或等组合逻辑 函数，实现这些逻辑函数的电子器件是逻辑门电路。 本章主要以CMOS门和TTL门为代表介绍电路结构 和工作原理、电气特性和参数，并以此为基础引出 结构和性能相近的其他同类产品。 ☀重点是每个电路的逻辑功能、符号和外部电气 特性。
v GS>VGS(th)N后，在vDS作用下才形成iDS
电流。
iDS vDS=常数
O
v GS和i DS之间的关系，通常用跨导
2.噪声容限：表示门电路的抗干扰能力。
实际应用中，一个门电路的输入信号往往是另外一个 门电路的输出信号，即将前一级门的输出作为后一级门 的输入。因此，前一级门的输出电平与后一级门所允许 的输入电平之间就存在一定的差值，这个差值就是电路 工作时所能承受的噪声范围。
输入噪声容限示意图
保持输出电压为低电平VOL不变时，输入高电平允 许波动的范围称为输入高电平噪声容限