汽车尾灯控制器的设计.EDA课程设计

EDA 课程设计报告书课题名称 汽车尾灯控制器的设计姓 名 谢亨 学 号 0812201-48 院 系 物理与电信工程系 专 业 电子信息工程 指导教师周来秀 讲师2011年 6月10日※※※※※※※※※ ※※ ※※ ※※※※※※※※※※※2008级学生EDA 课程设计汽车尾灯控制器的设计谢亨（湖南城市学院物理与电信工程系电子信息工程专业，湖南益阳，41300）1设计目的（1）学会在QuartusⅡ环境中运用VHDL语言设计方法来构建具有一定逻辑功能的模块，并能运用原理图设计方法完成顶层设计。

掌握所学的课程知识和基本单元电路的综合设计应用。

（2）通过对实用汽车尾灯控制器的设计，巩固和综合运用所学知识，提高设计能力,并掌握汽车尾灯控制在FPGA中实现的方法。

2设计的主要内容和要求（1）汽车正常行驶时，指示灯不亮。

（2）汽车右转时，右侧的指示灯亮。

（3）汽车左转时，左侧的指示灯亮。

（4）汽车刹车时，左右两侧的指示灯同时亮。

（5）汽车在雾中行驶时，左侧的指示灯不断闪烁。

（6）汽车在倒车时，右侧的指示灯不断闪烁。

3 整体设计方案汽车尾灯控制器就是一个状态机的实例。

整体设计方框图如图3.1所示图3.1 整体设计方框图整个系统由4个模块组成：主控制模块，左侧控制模块，雾、倒车控制模块，右侧控制模块和显示模块。

其中主控制模块主要包括转向控制、雾中行驶控制和倒车控制， CLK为时钟信号。

左侧控制模块主要包括对左侧转向和刹车指示灯的控制。

右侧控制模块主要包括对右侧转向和刹车指示灯的控制。

雾、倒车控制模块主要包括对雾中行驶指示灯和倒车指示灯的控制。

显示模块为各状态的指示灯。

汽车尾灯控制器工作过程：当汽车正常行驶时所有指示灯都不亮；汽车右转弯时，汽车右侧的指示灯RD1亮；汽车左转弯时，汽车左侧的指示灯LD1亮；刹车时，汽车右侧的指示灯RD2和左侧的指示灯LD2同时亮；汽车在雾中行驶时，左侧的指示灯LD3不断闪烁。

汽车在倒车时，右侧的指示灯RD3不断闪烁。

各个状态之间相互不影响。

4硬件电路的设计根据汽车尾灯工作过程，设置系统的输入信号：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车控制信号BRAKE，雾中行驶控制信号FOG，倒车控制信号BACK和系统的输出信号：汽车左侧3盏指示灯LD1、LD2、LD3和汽车右侧3盏指示灯RD1、RD2、RD3来实现尾灯控制器的功能。

系统的整体设计原理图如图4.1所示。

图4.1 整体设计原理图系统的工作原理及过程：当汽车正常行驶时所有指示灯都不亮；汽车在右转弯时，右转弯控制信号RIGHT 为1，此时汽车右侧的指示灯RD1亮；汽车在左转弯时，左转弯控制信号LEFT 为1，此时汽车左侧的指示灯LD1亮；汽车在刹车时，刹车控制信号BRAKE 为1，此时汽车右侧的指示灯RD2和左侧的指示灯LD2同时亮；汽车在雾中行驶时，雾中行驶控制信号FOG 为1，此时汽车左侧的指示灯LD3不断闪烁（闪烁的频率与时钟CLK 的频率相等）。

汽车在倒车时，倒车控制信号BACK 为1，此时汽车右侧的指示灯RD3不断闪烁（闪烁的频率与时钟CLK 的频率相等）。

在汽车尾灯控制器工作过程中各个状态之间无影响。

5 软件设计5.1 主控制模块主控制模块master 如图5.1所示，LEFT 为汽车左转弯控制信号LEFT ，RIGHT 为汽车右转弯控制信号，BRAKE 为刹车控制信号，FOG 为雾中行驶控制信号，BACK 为倒车控制信号，上述信号均在高电平时有效。

LP 为左转弯输出脉冲：当LEFT 为1，CLK 由0往1跳变时LP 输出为1。

RP 为右转弯输出脉冲：当RIGHT 为1，CLK 由0往1跳变时RP 输出为1。

LR 为左侧控制模块和右侧控制模块的使能信号（低电平有效）当LEFT 和RIGHT 同时为1时，LR 输出为1，此时左右两侧控制模块均不起作用。

F 为雾中行驶输出脉冲：当FOG 为1，CLK 由0往1跳变时F 输出为1。

B 为倒车输出脉冲：当BACK 为1，CLK 由0往1跳变时B 输出为1。

BRAKE_LED 为刹车输出脉冲：当BRAKE 为1，CLK 由0往1跳变时BRAKE_LED 输出为1。

该模块各输入输出信号之间无影响。

masterinstLEFT RIGHT BRAKE FOG BACKLP RP LR F BBRAKE_LED图5.1 主控制模块图主控制模块由VHDL程序来实现，下面是其中的一段VHDL代码：ENTITY master ISPORT (LEFT,RIGHT,BRAKE,FOG,BACK: IN STD_LOGIC; --端口定义LP,RP,LR,F,B,BRAKE_LED:OUT STD_LOGIC);END;ARCHITECTURE ART OF master ISBEGINBRAKE_LED<=BRAKE; --将刹车控制信号BRAKE赋给刹车输出脉冲BRAKE_LEDF<=FOG;--将雾中行驶控制信号FOG赋给雾中行驶输出脉冲FB<=BACK; --将倒车控制信号BACK赋给倒车输出脉冲BPROCESS(LEFT,RIGHT)V ARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINTEMP:=LEFT & RIGHT;CASE TEMP ISWHEN "00" =>LP<='0';RP<='0';LR<='0';WHEN "01" =>LP<='0';RP<='1';LR<='0'; --RP为1，右转弯输出脉冲WHEN "10" =>LP<='1';RP<='0';LR<='0';--LP为1，左转弯输出脉冲WHEN OTHERS=>LP<='0';RP<='0';LR<='1';--LR为1，转弯无效END CASE;END PROCESS;END ART;5.2 左侧控制模块左侧控制模块L_ctrl如图5.2所示，CLK为时钟输入信号；LP为左转弯输入脉冲（高电平有效）；LR为该模块使能信号（低电平有效）；BRAKE为刹车输入脉冲（高电平有效）；LEDL为左转弯输出信号：当LP为1，CLK由0往1跳变时LEDL输出为1；LEDB为刹车输出信号：当BRAKE为1，CLK由0往1跳变时LEDB 输出为1。

该模块中各个输入输出信号之间无影响。

L_ctrlinstCLK LP LR BRAKELEDL LEDB图5.2 左侧控制模块图左侧控制模块由VHDL 程序来实现，下面是其中的一段VHDL 代码： ENTITY L_ctrl ISPORT(CLK,LP,LR,BRAKE:IN STD_LOGIC; --端口定义 LEDL,LEDB: OUT STD_LOGIC); END;ARCHITECTURE ART OF L_ctrl IS BEGINLEDB<=BRAKE; --将刹车输入脉冲BRAKE 赋给刹车输出信号LEDB PROCESS(CLK,LP,LR) BEGINIF CLK'EVENT AND CLK = '1' THEN --上升沿有效IF(LR ='0')THEN --转弯使能信号LRIF(LP = '0')THEN --左转弯输入脉冲LP 为高时，左转弯输出信号LEDL 输出为高LEDL<='0'; ELSE LEDL<='1'; END IF; ELSELEDL <='0'; END IF; END IF; END PROCESS; END ART;5.3 雾、倒车控制模块雾、倒车控制模块FogBack 如图5.3所示，CLK 为时钟输入信号；F 为雾中行驶输入脉冲（高电平有效）；B 为倒车输入脉冲（高电平有效）；LEDFOG 为雾中行驶输出信号：当F 为1时，LEDFOG 输出为CLK 信号（即高低电平，频率与时钟信号一致）；LEDBACK 为倒车输出信号：当B 为1时，LEDBACK 输出为CLK 信号（即高低电平，频率与时钟信号一致）。

该模块中各个输入输出信号之间无影响。

FogBackinstCLK F B LEDFOG LEDBACK图5.3 雾、倒车控制模块图雾、倒车控制模块由VHDL 程序来实现，下面是其中的一段VHDL 代码： ENTITY FogBack ISPORT(CLK,F,B:IN STD_LOGIC;--端口定义LEDFOG ,LEDBACK: OUT STD_LOGIC); END;ARCHITECTURE ART OF FogBack IS BEGIN PROCESS(CLK,F,B) BEGIN IF(F = '1')THEN--判断雾中行驶输入脉冲F 是否为高电平LEDFOG <=CLK;--若F 为高，将时钟信号赋给雾中行驶输出信号LEDFOGELSE LEDFOG<='0'; --若F 为低，LEDFOG 为低 END IF;IF (B = '1') THEN --判断倒车输入脉冲B 是否为高电平LEDBACK <=CLK; --若B 为高，将时钟信号赋给倒车输出信号LEDBACKELSE LEDBACK<='0'; --若B 为低，LEDBACK 为低END IF; END PROCESS; END ART;5.4 右侧控制模块右侧控制模块R_ctrl 如图5.4所示，CLK 为时钟输入信号；RP 为右转弯输入脉冲（高电平有效）；LR 为该模块使能信号（低电平有效）；BRAKE 为刹车输入脉冲（高电平有效）；LEDR 为右转弯输出信号：当RP 为1，CLK 由0往1跳变时LEDR 输出为1。

LEDB 为刹车输出信号：当BRAKE 为1，CLK 由0往1跳变时LEDB 输出为1。

该模块中各个输入输出信号之间无影响。

R_ctrlinstCLK RP LR BRAKELEDR LEDB图5.4 右侧控制模块图右侧控制模块由VHDL 程序来实现，下面是其中的一段VHDL 代码： BEGINLEDB<=BRAKE; --将刹车输入脉冲BRAKE 赋给刹车输出信号LEDB PROCESS(CLK,RP,LR) BEGINIF CLK'EVENT AND CLK = '1' THEN --上升沿有效 IF(LR = '0')THEN --转弯使能信号LRIF(RP = '0')THEN --右转弯输入脉冲RP 为高时，右转弯输出信号LEDR 输出为高 LEDR <='0'; ELSE LEDR <= '1'; END IF; ELSE LEDR <='0'; END IF; END IF; END PROCESS; END ART;5.5 显示模块显示模块为LED灯，左侧与右侧分别3个：LD1、LD2、LD3，RD1、RD2、RD3。