60进制计数器

题目60计数器

60进制计数器

主要内容：

利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器，然后将电路的60状态译码产生LD′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时，从而得到六十进制计数器。主要要求如下：

（1）每隔1个周期脉冲，计数器增1；

（2）当计数器递增到60时，进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到00并重新计数；

（3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文件得以提供。

1方案选择与电路原理图的设计

使用具有一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号，整体电路通过两片74160与其他门电路辅助等单元电路构成以实现置数进位功能。图2.1为六十进制计数器的总体电路原理框图。

图1.1 电路原理框图

1.1单元电路一：十进制计数器电路（个位）

本电路采用74160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。每输入10个计数脉冲，计数器便工作一个循环，并且在进位端RCO产生一个进位输出信号。其功能表如表2-1所示，连接方式如图2.2所示。此片工作时进位端RCO在没有进位时RCO=0，因此第二片ENP·ENT＝0，第二片不工作。

表2-1 同步十进制计数器功能表

在新建好的block文件的图形编辑窗口中双击鼠标，或点击图中“符号工具”按钮，或者选择菜单Edit下的Insert Symbol命令，即可对元件进行选择。选择元件库中的ot hers—maxplus2—74160。点击工具栏中Orthogonal Node Tool按钮便可以对端子间进行连线，其中值得注意的是，点击工具栏中Orthogonal Bus Tool按钮可以通过总线进行连接。

1.2 单元电路二：十进制计数器（十位）

本电路同样采用74160作为十进制计数器，如图2.3所示。当第一片进位端RCO 进位即RCO =1时，第二片ENP ·ENT ＝1，第二片开始计数工作，第一片每计10个数，第二片加1（十位），当加到60时，由辅助门电路接入置数端使计数器输出置0001，并重新开始循环。

由于第二片（十位）74160输出端线路并不繁杂，因此本单元电路的四位输出端可分别直接连接输出符号Output ，以便于观察波形。

图1.2十进制计数器电路（十位）

1.3 单元电路三：置数与进位电路

通过创建波形文件，产生具有一定频率的时钟脉冲提供触发信号，通常称这个触发信号为时钟信号（CLOCK ），记做CLK 。当系统中有多个器件需要同时工作时，就可以用同一个CLK 信号作为同步控制信号，比如本电路中用到的同步十进制计数器（74160）。

在时钟脉冲的触发作用下，当第二片（十位）74160加到60时，便由此单元门电路接入置数端使计数器输出置0001，并重新开始循环。

点击图中“符号工具”按钮，或者选择菜单Edit 下的Insert Symbol 命令，在元件库中选择primitives —logic —nand4和not 。其中nand4表示具有四个输入端的与非门，辅助构成六十进制计数器；not 为非门，实现反相功能，并能产生进位输出（高电平）。

接上片进位端

接高电平

接上片置数端

接地

时钟脉冲

输出端，接

Input 输出符号

接高电平或悬空

图1.3 置数与进位电路

2 元件选取与电路图的绘制

2.1 元件选取

元件的选取包括同步十进制计数器、与非门、反相器等，具体元件名称、型号、数量及用途如表3-1所示。

表2-1 元件的选取

2.2 电路图的绘制

首先用两片74160接成一百进制的计数器，然后将电路的第59状态译码产生LD ′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时，将0000同时置入两片74160中，从而得到六十进制计数器。六十进制计数器的状态转换图如图2.1所示，完整原理图如图2.2所示。

01→

02→03→04→05→06→07→08→09→10→11→12→13→14→15 ↓

30←29←28←27←26←25←24←23←22←21←20←19←18←17←16

↓

31→32→33→34→35→36→37→38→39→40→41→42→43→44 ↓

60←59←58←57←56←55←54←53←52←51←50←49←48←47←46←45

图2.1 状态转换图

图2.2 六十进制计数器原理图

3编译设计文件

QuartusII编译器的主要任务是对设计项目进行检查并完成逻辑综合，同时将项目最终设计结果生成器件的下载文件。编译开始前，可以先对项目的参数进行设置。编译完成以后，编译报告窗口Compilation Report会列出项目文件编译的相关信息的清单，如编译的顶层文件名、目标芯片的信号、引脚数目等等。

全编译的过程包括分析与综合（Analysis&Synthesis）、适配（Fitter）、编程（Assembler）、时序分析（Classical Timing Analysis）这4个环节，而这4个环节各自对应相应的菜单命令，而且可以单独分步进行，也就是分步编译。

编译工作非常简单，单击快捷菜单中的Start Compilation按钮，或者单击菜单栏中Processing—Start Compilation，即可进行编译操作。编译成功会弹出相应的对话框，内容为Full Compilation was successful，如图3.1所示。