计算机组成原理第三章存储系统[一]

合集下载

数字逻辑与计算机组成原理：第三章存储器系统(1)

A3 0
字线
地0 A2 0 址
译
A1
0码器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止，切断了两根位线与触发器之间的联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电流，读出0。
3)若存储元原存1，A点为高电平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的读操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储

计算机组成原理习题第三章存储系统

计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。

前者速度比后者C.______，集成度不如后者高。

2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。

它们断电后都不能保存信息。

4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。

6. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。

8. 主存储器的性能指标主要是存储容量，A.______和B.______。

9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。

11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。

12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。

计算机采用多级存储器体系结构。

13. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

计算机组成原理存储器（1）（1）

计算机组成原理存储器（1）（1）1.存储器⼀、单选题（题数 54，共7 ）1在下述存储器中，允许随机访问的存储器是（）。

（1.2分）A、磁带 B 、磁盘 C 、磁⿎ D 、半导体存储器正确答案 D2若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）。

（1.2分）A、4×10^6字节/秒B、4M字节/秒C、8×10^6字节/秒D、8M字节/秒正确答案 C3下列有关RAM和ROM得叙述中正确的是()。

IRAM是易失性存储器，ROM是⾮易失性存储器IIRAM和ROM都是采⽤随机存取⽅式进⾏信息访问IIIRAM和ROM都可⽤做CacheIVRAM和ROM都需要进⾏刷新（1.2分）A、仅I和IIB、仅I和IIIC、仅I，II，IIID、仅II，III，IV正确答案 A4静态RAM利⽤（）。

（1.2分）A、电容存储信息B、触发器存储信息C、门电路存储信息D、读电流存储信息正确答案 B5关于计算机中存储容量单位的叙述，其中错误的是（）。

（1.2分）A、最⼩的计量单位为位（bit），表⽰⼀位“0”或“1”B、最基本的计量单位是字节（Byte），⼀个字节等于8bC、⼀台计算机的编址单位、指令字长和数据字长都⼀样，且是字节的整数倍D、主存容量为1KB，其含义是主存中能存放1024个字节的⼆进制信息正确答案 C6若CPU的地址线为16根，则能够直接访问的存储区最⼤容量为（）。

（1.2分）A、1MB、640KC、64KD、384K正确答案 C7由2K×4的芯⽚组成容量为4KB的存储器需要()⽚这样的存储芯⽚。

（1.2分）A、2B、4C、8D、16正确答案 B8下⾯什么存储器是⽬前已被淘汰的存储器。

（1.2分）A、半导体存储器B、磁表⾯存储器C、磁芯存储器D、光盘存储器正确答案 C9下列⼏种存储器中，（）是易失性存储器。

（1.2分）A、cacheB、EPROMC、FlashMemoryD 、 C D-ROM正确答案 A10下⾯关于半导体存储器组织叙述中，错误的是什么。

计算机组成原理教案(第三章)

3.主存物理地址的存储空间分布
以奔腾PC机主存为例，说明主存物理地址的存储空间概念
3.3.1只读存储器
1.ROM的分类
只读存储器简称ROM，它只能读出，不能写入。它的最大优点是具有不易失性。
根据编程方式不同，ROM通常分为三类：
只读存储器
定
义
优
点
缺
点
掩模式
数据在芯片制造过程中就确定
可靠性和集成度高，价不能重写格便宜
存储周期存储器带宽
连续启动两次操作所需间隔的最小时间
单位时间里存储器所存取的信息量,
主存的速
度
数据传输速率位/秒，字技术指标节/秒
3.2.1 SRAM存储器
1.基本存储元
六管SRAM存储元的电路图及读写操作图
2.SRAM存储器的组成
SRAM存储器的组成框图
存储器对外呈现三组信号线，即地址线、数据线、读/写控制线
主存地址空间分布如图所示。
3.3.2闪速存储器
1.什么是闪速存储器
闪速存储器是一种高密度、非易失性的读/写半导体存储器
2.闪速存储器的逻辑结构
28F256A的逻辑方框图
3.闪速存储器的工作原理
闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。 28F256A引入一个指令寄存器来实现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。当VPP引脚不加高电压时，它只是一个只读存储器。当VPP引脚加上高电压时，除实现EPROM通常操作外，通过指令寄存器，可以实现存储器内容的变更。当VPP=VPPL时，指令寄存器的内容为读指令，使28F256A成为只读存储器，称为写保护。

计算机组成原理第三章

1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器（Random Access Memory，RAM）和只读存储器（Read-Only Memory，ROM）。它们各自又有许多不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器往往需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译码器
用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图。图中4个芯片的数据端与数据总线D0—D7相连，地址总线低位地址A0—A13与各芯片的14位地址端相连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址

计算机组成原理知识点总结

计算机组成原理知识点总结一、存储系统(一)存储器的基本概念1.分类a)作用（层次）：CACHE 主存辅存b)存储介质：磁半导体光c)存取方式●随机存取：RAM ROM●串行访问●顺序存取：磁带●直接存取：磁盘d)信息可保存性－－易失性破坏性读出非2.性能指标a)存储容量字b)单位成本每位成本c)存储速度（数据传输率主存带宽）3.层次化结构a)Cache－主存层次：硬件实现，解决速度不匹配问题b)主存－辅存层次：硬件+操作系统实现，解决容量问题，逐渐形成虚拟存储系统(二)半导体存储器1.存储器芯片的基本结构a)译码驱动电路(译码器：扩充容量)b)存储矩阵c)读写电路d)地址线，数据线，片选线，读写控制线2.半导体存储器RAM（易失性存储器）a)SRAM：触发器存储信息，速度快成本高集成度低，用于高速缓存b)DRAM：电容存储信息，需要刷新，速度慢成本低，集成度高，用于主存SDRAMc)DRAM的刷新：集中刷新，分散刷新，●异步刷新●不需要CPU控制●行为单位，仅需要行地址●存储器中所有芯片同时刷新d)RAM的读写周期3.ROM（非易失性存储器）a)特点：结构简单，位密度比RAM高，非易失性，可靠性高b)类型：MROM，PROM，EPPROM，FLASH MEMORY，SSD(三)存储器与CPU的协同工作（提高存储系统的工作速度）1.主存与CPU的连接a)字扩展b)位扩展●线选法●译码片选法●译码器的使用●分析地址空间c)字位同时扩展●选择存储器芯片●与CPU进行连接2.双口RAM和多模块存储器a)多模块存储器●单体多字●多体并行●低位交叉编址●高位交叉编址b)双端口RAM3.高速缓冲存储器a)CACHE局部性原理和性能分析●局部性原理●空间局部性●时间局部性●性能分析●命中率和失效率●CACHE----主存体系的平均访问时间b)CACHE工作原理●地址映射方式●全相联●直接相联●组相联●替换算法●RAND随机●FIFO先入先出●LRU最近最少使用●LFU最不经常使用●写策略●命中●全写法●写回法●不命中●写分配法●非写分配法4.虚拟存储器（主存和辅存共同构成）（增加存储系统的容量）a)基本概念：虚地址（逻辑地址）映射到实地址（物理地址）b)解决问题：进程并发问题和内存不够用问题c)类型●页式●段式●段页式d)虚实地址转换（提高速度）●快表TLB●慢表Page二、指令系统(一)指令格式1.操作码和地址码组成一条指令2.操作码a)定长操作码和扩展操作码b)操作码类型(二)指令寻址方式1.指令寻址（通过PC）a)顺序寻址b)跳跃寻址2.数据寻址a)隐含寻址b)立即寻址：给寄存器赋初值c)直接寻址d)间接寻址：扩大寻址范围，便于编制程序e)寄存器寻址：指令执行速度更快f)寄存器间接寻址g)偏移寻址（各寄存器内容+形式地址）：基址寻址，变址寻址（处理数组，编制循环程序），相对寻址h)堆栈寻址(三)CISC和RISC1.CISC复杂指令系统计算机（用微程序控制器）a)更多更复杂，一般为微程序控制，用于计算机系统2.RISC精简指令系统计算机（用硬布线控制器）a)指令数目少，字长固定，寻址方式少，寄存器数量多，一般为组合逻辑控制，用于手机三、中央处理器(一)CPU的功能和基本结构1.CPU的功能：指令控制，操作控制，时间控制，数据加工，中断处理2.运算器a)功能：对数据进行加工b)基本结构：●算术逻辑单元ALU●暂存寄存器●通用寄存器组●累加寄存器ACC●程序状态字寄存器PSW●移位器，计数器3.控制器a)功能：取指令，分析指令，执行指令b)控制器的基本结构●程序计数器PC●指令寄存器IR●指令译码器，时序系统，微操作信号发生器●存储器地址寄存器MAR●存储器数据寄存器MDR4.数据通路的基本结构a)专用通路b)内部总线(二)指令执行过程1.指令周期a)构成：机器周期、CPU周期——CPU时钟周期、节拍b)类型：取指周期，间址周期，执行周期，中短周期c)标志触发器FE,IND,EX,INT：区别工作周期2.数据流a)取指周期：根据PC取出指令代码存放在IRb)间址周期：根据IR中指令地址码取出操作数的有效地址c)执行周期：根据指令字的操作码和操作数进行相应操作d)中断周期：保存断点，送中断向量，处理中断请求3.执行方案a)单指令周期：串行，指令相同执行时间b)多指令周期：串行，指令不同执行时间c)流水线方案：隔一段时间启动一条指令，多条指令处于不同阶段，同事并行处理(三)数据通路的功能和基本结构（连接路径）1.CPU内部总线a)单总线b)多总线2.专用数据通路：多路选择器和三态门3.了解各阶段微操作序列和控制信号(四)控制器的功能和工作原理1.控制器的结构和功能a)计算机硬件系统连接关系b)控制器的功能：取指令，分析指令，执行指令c)控制器的输入和输出2.硬布线控制器a)硬布线控制单元图：组合逻辑电路+触发器b)设计步骤（了解）●分析每个阶段的微操作序列●选择CPU的控制方式●安排微操作序列●电路设计3.微程序控制器a)基本结构●微地址形成部件●微地址寄存器CMAR●控制存储器CM●微指令寄存器CMDRb)微指令的格式●水平型：并行操作●字段直接编码方式●直接编码方式●字段间接编码方式●垂直型：类似机器指令c)微指令的地址形成方式●下地址字段指出：断定方式●根据机器指令的操作码形成d)基本概念●微命令和微操作●微指令和微周期●主存储器和控制存储器●程序和微程序●寄存器：MAR和CMAR，IR和CMDRe)硬布线和微程序的比较（微操作控制信号的实现形式）(五)指令流水线1.指令流水线的概念a)指令执行过程划分为不同阶段，占用不同的资源，就能使多条指令同时执行b)表示方法●指令流程图：分析影响流水线的因素●时空图：分析性能2.性能指标a)吞吐率TPb)加速比Sc)效率E3.影响流水线的因素a)结构相关（资源冲突）b)数据相关（数据冲突）c)控制相关（控制冲突）4.流水线的分类a)按使用级别：部件功能级，处理机级，处理机间b)按完成功能：单功能，多功能c)按连接方式：动态，静态d)按有无反馈信号：线性，非线性5.多发技术a)超标量流水线技术b)超流水线技术c)超长指令字技术四、总线(一)总线概念和分类1.定义：一组能为多个部件分时共享的公共信息传送线路2.分类a)按数据传输格式●串行，并行b)按功能●片内总线●系统总线●数据总线，地址总线，控制总线●通信总线c)按时序控制方式●同步，异步3.总线结构a)单总线结构——系统总线b)双总线结构（通道）●主存总线●IO总线c)三总线结构●主存总线●IO总线●DMA总线(二)总线的性能指标1.总线传输周期（总线周期）2.总线带宽3.总线宽度（位宽）4.总线复用：一种信号线传输不同信息(三)总线仲裁1.集中仲裁方式a)链式查询方式b)计数器定时查询方式c)独立请求方式2.分布仲裁方式(四)总线操作和定时1.总线传输的四个阶段a)申请分配阶段●传输请求●总线仲裁b)寻址阶段c)传输阶段d)结束阶段2.定时a)同步定时方式（同步通信）b)异步定时方式（异步通信）●不互锁●半互锁●全互锁c)半同步通信d)分离式通信(五)总线标准五、IO系统(一)IO系统基本概念1.演变过程a)早期：分散连接，CUP与IO串行，程序查询方式b)接口模块和DMA阶段：总线连接，cpu与io并行，中断方式及DMA方式c)具有IO通信结构的阶段d)具有IO处理机的阶段2.IO系统的基本组成a)IO软件——IO指令和通道指令b)IO硬件——外设，设备控制器和接口，IO总线等3.IO方式简介a)程序查询方式：IO与CPU串行，CPU有“踏步等待”现象（由程序控制）b)程序中断方式：IO准备数据时CPU继续工作，在指令执行结束时响应中断（由程序控制）c)DMA方式：主存与IO交换信息时由DMA控制器控制，在存取周期结束时响应DMA请求（由硬件控制）d)通道方式：通过IO指令启动通道，通道程序放在主存中（由硬件控制）(二)外部设备1.输入设备——键盘，鼠标2.输出设备a)显示器●分类●阴极射线管（CRT）●液晶（LCD）●发光二极管（LED）●参数●屏幕大小，分辨率，灰度级，刷新频率●显示存储器（VRAM）●容量=分辨率*灰度级位数●带宽=容量*帧频●打印机3.外存储器a)磁盘存储器●组成●存储区域：磁头，柱面，扇区●硬盘存储器：磁盘驱动器，磁盘控制器，盘片●工作过程：寻址，读盘，写盘对应的控制字，串行读写●性能指标●容量●记录密度●平均存取时间●数据传输率b)磁盘阵列RAID——利用磁盘廉价的特点提高存储性能，可靠性和安全性c)光盘存储器d)固态硬盘SSD——采用FLASH Memory记录数据(三)IO接口1.主要功能a)设备选址功能：地址译码和设备选择b)传送命令c)传送数据：实现数据缓冲和格式转换d)反应IO设备的工作状态2.基本结构a)设备选择电路，命令寄存器和命令译码器，数据缓冲寄存器DBR，设备状态标记，控制逻辑电路b)内部接口和外部接口3.编址a)统一编址——与存储器共用地址，用访存命令访问IO设备b)独立编址：单独使用一套地址，有专门的IO指令4.分类a)数据传送方式：并行接口，串行接口b)主机访问IO设备的控制方式●程序查询接口●中断接口●DMA接口c)功能选择的灵活性●可编程接口●不可编程接口(四)IO方式1.程序查询方式：CPU与IO串行工作，鼠标，键盘2.程序中断方式a)中断系统●中断的基本概念●工作流程●中断请求●分类●中断请求标记触发器INTR●中断响应●中断响应的条件●中断判优●软件：查询程序●硬件：排队器●优先级的设置●中断处理●中断隐指令●关中断●保存断点PC●引出中断服务程序●中断服务程序●单重中断与多重中断●中断服务程序的具体步骤●中断屏蔽技术●屏蔽字●程序执行轨迹b)程序中断方式●工作流程●CPU占用情况●中断响应（隐指令）●中断服务程序3.DMA方式a)DMA控制器●组成●主存地址计数器：存放要交换数据的主存地址●传送长度计数器：记录传送数据的长度●数据缓冲寄存器：暂存每次传送的数据●DMA请求触发器：设备准备好数据后将其置位●控制/状态逻辑：由控制和时序电路及状态标志组成●中断机构：数据传送完毕后触发中断机构，提出中断请求●主要功能●传送前：接受外设的DMA请求，向CPU发出总线请求，接管总线控制权●传送时：管理总线，控制数据传送，确定主存单元地址及长度，能自动修改对应参数●传送后: 向CPU报告DMA操作的结束b)传送过程●预处理：CPU完成寄存器初值设置等准备工作●数据传送：CPU继续执行主程序，DMA控制器完成数据传送●后处理：CPU执行中断服务程序做DMA结束处理。

计算机组成原理(附答案)

3.浮点加减法运算对阶的原则是 _小阶向大阶看齐__，即将小阶的尾数右移。浮点运算结果的溢出是指阶码大于所能表示的最大正阶_，溢出时应将溢出标志位置为1。 4.设有4位二进制数1101，采用奇校验码，则校验位P= __ 0 __；奇偶校验码只能检测出_奇数位_ 的错误，但无纠错能力。 5. 16位（包括1位符号位）的定点小数，若用补码表示，其表示的真值范围是－1～＋（1－2－15），最多能表示 65536（或216）个不同的数。 6.计算机中的溢出标志OF受算术运算类指令的影响；而零标志“ZF”则在结果为__零 __时被置为1。 7. 汉字在计算机中的表示方法有汉字的输入编码，还有汉字内码和汉字字模码等三种。二二二二. 选择题选择题选择题选择题 1．下列各数中，最大的数是（ B ）。 A. (101001)2 B. (53)8 C. (42)10 2. 下列机器数中，真值最小的数是（ C ）。 A．[x]补＝1.10101 B．[y]补＝1.10110 C．[z]补＝1.01011 3. 下列各组机器数，真值相等的一组是（ A ）。 A．[x]原＝1.1000 [y]补＝1.1000 B．[x]原＝1.1010 [y]补＝1.1010 C．[x]补＝11000 [y]移＝11000 D．[x]补＝11001 [y]反＝11001 4．用n位字长的补码（其中1位符号位）表示定点整数时，所能表示的数值范围是（ C ）。 A．0≤｜N｜≤2n-1 B．0≤｜N｜≤2n-1-1 C．-1≤N≤- (2n-1-1) 和 0≤N≤2n-1-1 D．-1≤N≤-2n-1 和 0≤N≤2n-1-1 5. 用8位二进制数控制输出状态，若要使高4位都为1，而使低4位保持不变，可用8位逻辑数11110000与原来的8位输出数据进行（ C ）运算即可。 A．逻辑非 B．逻辑乘 C．逻辑加 D．逻辑异三三三三. 问答题问答题问答题问答题 1.通常，计算机中的基本逻辑运算是哪4种？逻辑运算的特点是什么？答答答答：：：：计算机中的基本逻辑运算是逻辑非、逻辑乘、逻辑加和逻辑异等4种逻辑运算的特点是：1）.按位进行,各位的结果互不牵连；所以无借位、进位、溢出等问题。2）.运算简单；3）.每一位都可看成一个逻辑变量。所以无符号位、数值位、阶码和尾数的区分。四四四四. 计算题计算题计算题计算题 1. 已知二进制数x＝－0.101110，y＝－0.101011，用双符号位补码求x＋y和x-y的值，要求写出计算机中的运算步骤，并指出是否有溢出。解： [X]补= 11.010010 ， [Y]补= 11.010101，[－Y]补=00.101011 [x]补 11.010010 + [y]补 11.010101 [x+y]补 10.100111 运算结果溢出，x＋y＝－1.011001 [x]补 11.010010 + [－y]补 00.101011 [x－y]补 11.111101 运算结果无溢出，x－y＝－0.000011

计算机组成原理试读稿_第3章存储器系统的层次结构_(初稿)【王道考研系列】2012计算机考研

第三章存储系统的层次结构
大纲内容
（待补充）
已考真题分布
（待补充）
3.1 存储器的分类 3.1.1 考点精析
1. 存储器的分类（★）
存储器种类繁多，可以从不同的角度对存储器进行分类。（1）按在计算机中的作用（层次）分类 1）主存储器：简称主存，又称内存储器（内存），用来存放计算机运行期间所需的大量程序和数据，CPU可以直接随机地对其进行访问，也可以和高速缓冲存储器（Cache）以及辅助存储器交换数据。其特点是容量较小、存取速度较快、每位价格较高。 2）辅助存储器：简称辅存，又称外存储器（外存），是主存储器的后援存储器，用来存放当前暂时不用的程序和数据，以及一些需要永久性保存的信息，它不能与 CPU 直接交换信息。其特点是容量极大、存取速度较慢、单位成本低。 3）高速缓冲存储器：简称Cache，位于主存和CPU之间，用来存放正在执行的程序段和数据，以便CPU能高速地使用它们。Cache的存取速度可以与CPU的速度相匹配，但存储容量小、价格高。目前的高档微机通常将它们或它们的一部分制作在CPU芯片中。（2）按存储介质分类按存储介质可分为磁表面存储器（磁盘、磁带）、半导体存储器（MOS 型存储器、双极型存储器）和光存储器。（3）按存取方式分类 1）随机存储器（RAM）：存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。其优点是读写方便、使用灵活，主要用做主存或高速缓冲存储器。 2）只读存储器（ROM）：存储器的内容只能随机读出而不能写入。信息一旦写入存储器就固定不变了，即使断电，内容也不会丢失。因此，通常用它存放固定不变的程序、常数和汉字字库，甚至用于操作系统的固化。它与随机存储器可共同作为主存的一部分，统一构成主存的地址域。

计算机组成原理课后习题参考答案

计算机组成原理答案第一章计算机系统概论1．比较数字计算机和模拟计算机的特点。

解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。

两者主要区别见P1 表1.1。

2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。

存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。

主要组成部分有：（控制器、运算器）（CPU的两部分组成）、存储器、输入设备、输出设备（I/O设备）。

5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。

6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。

程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。

7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

《计算机组成原理》第三章课后题参考答案

第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。

3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。

如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。

试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAXt MAX＝15.5×2－0.5＝30.5 (μS)对全部存储单元刷新一遍所需时间为tRt R＝0.5×128=64 (μS)4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。

408计算机组成原理笔记(超全)

408计算机组成原理笔记（超全）(一)第一章计算机系统概述●考纲内容●一、计算机系统层次结构1.计算机系统的基本组成●一个完整的计算机系统是由硬件系统和软件系统组成的。

在计算机系统中，硬件和软件在逻辑上是等效的。

2.计算机硬件的基本组成●五大部件●输入设备：将信息转换成为机器能识别的形式●输出设备：将结果转换成人们熟悉的形式●存储器：存放数据和程序，分为主存储器（内存储器）和辅助存储器（外存储器），主存储器包括地址寄存器MAR、数据寄存器MDR、时序控制逻辑。

其中地址寄存器的位数对应着存储单元的个数，数据寄存器的位数和存储字长相等●运算器（核心是算术逻辑单元ALU）：进行算数运算和逻辑运算●控制器：指挥程序运行，由程序计数器PC、指令寄存器IR和控制单元CU组成●早期冯诺依曼架构首次提出了“存储程序”的概念，以运算器为中心，指令和数据以同等地位存在存储器中并且按地址寻访，指令和数据都用二进制表示，指令由操作码和地址码组成●现代计算机结构以存储器为中心，将运算器和控制器合起来称为CPU3.计算机软件和硬件的关系●软件按功能分为系统软件和应用软件●机器语言：二进制代码语言，是计算机唯一可以识别和执行的语言●汇编语言：用英文单词或其缩写代替二进制的指令代码，方便记忆和理解●高级语言：是为方便程序设计人员写出解决问题的代理方案和解题过程的程序●翻译程序●汇编程序：将汇编语言程序翻译成机器语言程序●解释程序：将高级语言翻译成机器语言（翻译一句执行一句）●编译程序：将高级语言程序翻译成汇编语言或者机器语言4.计算机系统的工作原理●“存储程序”方式●在程序执行前就把所含的所有指令和数据送入内存，一旦程序开始执行就无须人为干预，计算机可以自动取指并完成任务●高级语言程序与机器语言程序的转换●预处理阶段：预处理‘#’开头的命令，如头文件●编译阶段：编译器将预处理后的源程序编译成汇编语言程序●汇编阶段：汇编器将汇编语言程序翻译成机器语言程序（可重定位）●链接阶段：链接器将多个可重定位文件和标准库函数合并为一个可执行目标文件●●程序和指令的执行过程●程序执行过程：程序的执行过程就是数据在CPU、存储器和I/O设备之间流动的过程，所有数据的流动都是通过总线、I/O接口等实现的●指令执行的过程（以取数指令为例，完成将数据送至运算器的累加器ACC中）：先取指，即先将PC中记录的指令的存储地址送到MAR，主存根据MAR中的地址取出存放在该地址的指令放入MDR，MDR将指令送到IR【PC—>MAR—>M—>MDR—>IR】;再分析指令，即控制器根据IR中指令的操作码，生成取数指令相对应的控制信号，这里会将读控制信号发送到总线的控制线上【OP(IR)—>CU】；最后执行指令，即先将IR中取数指令的地址码送到MAR中，然后主存根据读控制信号和MAR中的地址取出存放在该地址的数据并送入MDR，再送到ACC中【Ad(IR)—>MAR—>M—>MDR—>ACC】●二、计算机性能指标1.机器字长，也叫字长，是CPU内部用于整数运算的运算器位数和通用寄存器的宽度2.指令字长和存储字长，指令字长一般是存储字长的整数倍，若指令字长等于存储字长则取指周期等于机器周期3.数据通路带宽（数据字长）是指数据总线一次能并行传送信息的位数4.主存容量5.运算速度●吞吐量是指系统在单位时间内处理请求的数量，主要取决于主存的存取周期●响应时间是指用户向计算机发送请求到操作系统做出响应并得到结果的等待时间●CPU时钟周期：CPU中的最小时间单位，执行指令的每个动作都至少需要一个时钟周期●主频：CPU时钟周期的倒数，单位是HZ●CPI：执行一条指令所需的时钟周期数●IPS：每秒执行多少条指令●MIPS：每秒执行多少百万条指令●FLOPS：每秒执行多少次浮点数运算6.基准程序：可以理解为跑分软件，但是也存在一定缺陷●小知识点●冯诺依曼机器的基本工作方式是控制流驱动方式●地址译码器一般是主存而不是CPU的构成部分●解释程序的速度一般比编译程序慢●相联存储器既可以按地址寻址也可以按内容寻址●在cpu中，IR、MAR、MDR对各类程序员都是透明的，即看不见的；通用寄存器都是可见的（mov指令会用到）(二)第二章数据的表示与运算●考纲内容●一、数制与编码1.进位计数制及其相互转换●十进制数转换为任意进制数●整数部分采用除基取余法，先余为低，后余为高●小数部分采用乘基取整法，先整为高，后整为为低2.定点数的编码表示●通常用定点补码整数表示整数，用定点原码小数表示浮点数的尾数部分，用移码表示浮点数的阶码部分●原码：基本概念略，真值零的原码表示有正零和负零两种形式●补码：基本概念略，零的补码是唯一的，小数补码比原码多表示一个-1，整数补码比原码多表示一个-2。

计算机组成原理第3章

*高速缓冲存储器(Cache)：CPU与主存间的缓冲MEM 构成—MOS型半导体、静态RAM
*控制存储器(CM)：CPU内部存放微程序的MEM 构成—MOS型半导体、ROM
*
二、存储器的主要性能指标
容量(S)：能存储的二进制信息总量，常以字节(B)为单位
01
速度(B)：常用带宽、存取时间或存取周期表示存取时间(TA)—指MEM从收到命令到结果输出所需时间；存取周期(TM)—指连续访存的最小间隔时间，TM=TA+T恢复
&
&
11
*
练习1—某SRAM芯片容量为4K位，数据引脚(双向)为8根，地址引脚为多少根？若数据引脚改为32根，地址引脚为多少根？
*芯片相关参数：存储阵列容量—
(2)SAM芯片参数与结构
数据引脚数量— 地址引脚数量—
*
*SRAM芯片结构组织： --以Intel 2114 SRAM芯片为例参数—容量=1K×4位，数据引脚=4根(双向)，地址引脚=10根
…
…
…
存储元
存储元
…
…
…
存储元
存储元
64行×64列
……
存储元
存储元
存储元
存储元
……
13
*
3、SRAM芯片的读写时序
*读周期时序： (存储器对外部信号的时序要求)
tA
tRC
地址
CS
I/O1~4
WE
tOTD
tCO
tCX
数据出
SRAM—CS有效时开始读操作、CS无效时结束读操作
13
*
*写周期时序：
*片选与控制电路：片选—MEM常由多个芯片组成，读/写操作常针对某个芯片

计算机组成原理-第3章_存储系统

存储周期 RW 刷新1 RW 刷新2 …
500ns 500ns
刷新间隔2ms
用在低速系统中
各刷新周期分散安排在存取周期中。
… RW 128 RW
例如上图所示的DRAM有128行，如果刷新周期为 2ms，则每一行必须每隔2ms÷128=62.5us进行一次。
5、存储器控制电路
DRAM刷新需要硬件电路支持，它们集成在一个芯片上，形成DRAM控制器，是CPU和DRAM间的接口电路。
写周期：实现写操作，要求CS和WE同时有效，有效期间地址和数据信号不能变化；为了保证CS和WE变为无效前能把数据可靠的写入，数据必须提前一段时间在数据总线上稳定存在；而在WE变为高电平后再经过一段时间地址信号才允许改变。
*** DRAM存储器
1、DRAM存储元的记忆原理
SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。
外存储器：简称“外存”，大容量辅助存储器；磁表面存储
器或光盘存储器；存放需联机保存但暂时不需要的程序和数据。容量从几十MB到几百GB，甚至更大。存取速度为若干
ms。
其他功能的存储器：如微程序控制器的控存、在显示和印刷输出设备中的字库和数据缓冲存储器。
*** 主存储器的技术指标
主要性能指标：存储容量、存取时间、存储周期和存储器带宽。
地址信息到达时，使T5、T6、T7、T8导通，存储元的信息被送到I/O与I/O线上， I/O与I/O线接上一个差动读出放大器，从其电流方向，可以得出所存信息是“1”或“0”。也可I/O或I/O一端接到外部，看其有无电流通过，得出所存信息。
扩充：存储芯片规格的表示
在很多内存产品介绍文档中，都会用M×W的方式来表示芯片的容量。

计算机组成原理(第三版)第 3 章存储器及存储系统

16
3.2 主存储器
• 主存储器按其功能可分为RAM和 ROM。
一二随机存取存储器RAM 只读存储器ROM
INFO DEPT@ZUFE HANGZHOU.CHINA
17
一、随机存取存储器RAM
MM
Y0
Bm-1
Y1
……
B0
An-1…A0
M A R
M A D
…
Y2n-2
Y2n-1
…
CS
WE
R/W读写控制电路
INFO DEPT@ZUFE HANGZHOU.CHINA
9
三、存储器的层次结构
1.分级原理：根据程序执行的集中性和局部性原理而构建的分层结构。信息流动分规律为从低速、大容量层次向高速、小容量层次流动，解决速度、价格、价格这三者之间的矛盾，层次间信息块的调度由硬件和软件自动完成，其过程对用户透明。 2.三级存储管理系统： • Cache： • ·采用TTL工艺的SRAM，哈佛结构； • ·采用MOS工艺的SRAM，指令与数据混存，其与内存之间信息块的调度（几十字节）全由Cache控制器硬件完成。 • 主存： • ·ROM常用FROM，E2PROM等构成； • ·RAM常用DRAM构成，RAM和ROM采用统一编码。 • 虚存： • 采用磁盘存储器，主存+OS中的存储器管理软件联合构成，其信息块常用页、段表示，其间的信息块调度由管理软件完成。
字线
数据线 Cd
T
C
单管MOS动态存储器结构
INFO DEPT@ZUFE HANGZHOU.CHINA
29
（2）DRAM存储器
RAS CAS WE OE 定时和控制
4M×4位的DRAM

计算机组成原理第三章(3.1,3.2,3.3,姜,15-春,版5)

图3.4(a) SRAM读周期时序图
35
• 各参数意义：
tRC ：对存储芯片进行连续两次读操作时所必须间隔的（最小）时间；
tAQ ：从给出有效地址，至外部数据总线上稳定地出现所读出的数据信息所经历的时间。
tEQ：地址信号有效后，从片选有效，至数据稳定地出现外部总线上所经历的时间。
• 构成存储器的存储介质：目前主要采用半导体器件和磁性材料。
• 存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，再由诸多个存储单元组成一个存储器。
5
• 存储器的分类：
按存储介质分：
• 半导体存储器：用半导体器件组成的存储器。
• 高速缓冲存储器（Cache）：高速小容量半导体存储器，是为解决CPU和主存之间速度不匹配而设置的。用于存放最活跃的程序块和数据。
• 主存和Cache一起构成计算机的内存储器（内存），是CPU能直接访问的存储器。
9
总结： ① 通过计算机的多级存储管理，发挥各级存储器
的效能； ② Cache主要强调高速存取速度，以便使存储系
1. CPU对存储器的读/写操作过程：
• 通过地址总线给出地址信号； • 通过控制总线发出读操作或写操作的控制信号； • 在数据总线上进行信息交流。
因此，存储器与CPU连接时，要完成三种总线的连接：地址线、数据线和控制线；同时，还须使各种信号的时序与存储器的（固有）读写周期相配合。
25
2. 主存储器的构成
字节存储单元即存放一个字节的存储单元，相应的地址称为字节地址。一个机器字可以包含数个字节。
若计算机中可编址的最小单位是字存储单元，则称该计算机为按字寻址的计算机。

计算机组成原理_第三章

第三章存储器及存储系统3.1 存储器概述3.1.1存储器分类半导体存储器集成度高体积小价格便宜易维护速度快容量大体积大速度慢比半导体容量大数据不易丢失按照存储介质分类磁表面存储器激光存储器随机存储器主要为高速缓冲存储器和主存储器存取时间与存储元的物理位置无关 (RAM)按照存取方式分类串行访问存储器 SAS 只读存储器 (ROM)存取时间与存储元的物理位置有关顺序存取器磁带直接存储器磁盘只能读不能写掩模ROM: 生产厂家写可编程ROM(PROM): 用户自己写可擦除可编程ROM EPROM :易失性半导体读/写存储器按照可保存性分类存储器非易失性存储器包括磁性材料半导体ROM半导体EEPROM主存储器按照作用分类辅助存储器缓冲存储器控制存储器3.1.23级结构存储器的分级结构Cache 高速缓冲存储器主存主机外存1 高速缓冲存储器 2 主存 3 外存CPU 寄存器3.2主存储器3.2.1 主存储器的技术指标1 存储容量字存储单元字节存储单元 2 存取时间字地址字节地址访问写操作/读操作从存储器接收到访问命令后到从存储器读出/写入所需的时间用TA表示取决于介质的物理特性和访问类型 3 存取周期完成一次完整的存取所需要的时间用TM表示 TM > TA, 控制线路的稳定需要时间有时还需要重写3.2.2 主存储器的基本结构地址译码器地址 CPUn位2n位存储体主存 m位数据寄存器 m位 CPUR/W CPU 控制线路3.2.3 主存储器的基本操作地址总线k位MAR数据总线n位主存容量 2K字字长n位MDRCPUread write MAC 控制总线主存3.3半导体存储芯片工艺速度很快功耗大容量小 PMOS 功耗小容量大电路结构 NMOS 静态MOS除外 MOS型 CMOS 静态MOS 工作方式动态MOS 静态存储器SRAM 双极型静态MOS型双极型依靠双稳态电路内部交叉反馈的机制存储信息TTL型 ECL型存储信息原理动态存储器DRAM 动态MOS型功耗较小,容量大,速度较快,作主存3.3.1 静态MOS存储单元与存储芯片1.六管单元 1 组成T1 T2 工作管 T2 T4 负载管 T5 T6 T7 T8 控制管 XY字线选择存储单元 T7 WY地址译码线 X地址译码线Vcc T3 T4 A T1 T2 T8 W B T6T5WW 位线完成读/写操作2 定义 “0” T1导通 T2截止“1” T1截止 T2导通X地址译码线Vcc T3 T4 A T1 T7 T2 T8Y地址译码线3 工作 XY 加高电平 T5 T6 T7 T8 导通选中该单元T5T6 BWW写入在W W上分别读出根据W W上有加高低电平写1/0 无电流读1/04保持XY 加低电平只要电源正常保证向导通管提供电流便能维持一管导通另一管截止的状态不变称静态2.静态MOS存储器的组成1 存储体 2 地址译码器 3 驱动器 4 片选/读写控制电路存储器外部信号引线D0 A0传送存储单元内容根数与单元数据位数相同 9地址线选择芯片内部一个存储单元根数由存储器容量决定7数据线CS片选线选择存储器芯片当CS信号无效其他信号线不起作用 R/W(OE/WE)读写允许线打开数据通道决定数据的传送方向和传送时刻例.SRAM芯片2114 1K 4位Vcc A7 A8 A9 D0 D1 D2 D3 WE1外特性18 12114 1K 410 9地址端数据端A9 A0 入 D3 D0 入/出片选CS = 0 选中芯片控制端 = 1 未选中芯片写使能WE = 0 写 = 1 读电源地线A6 A5 A4 A3 A0 A1 A2 CS GND2内部寻址逻辑寻址空间1K 存储矩阵分为4个位平面每面1K 1位每面矩阵排成64行 16列 64 16 64 16 6 行位行译 X0 地 1K 1K 码址 X63 X63 Y0 Y1564 161K64 161K列译码 4位列地址两级译码一级地址译码选择字线位线二级一根字线和一组位线交叉选择一位单元W W W WXi读/写线路 Yi存储器内部为双向地址译码以节省内部引线和驱动器如 1K容量存储器有10根地址线单向译码需要1024根译码输出线和驱动器双向译码 X Y方向各为32根译码输出线和驱动器总共需要64根译码线和64个驱动器3.3.2 动态MOS存储单元与存储芯片1.四管单元 1 组成T1 T2 记忆管 C1 C2 柵极电容 T3 T4 控制门管W T3 T1C1 C2W A B T2 T4字线 W W 位线 Z 2 定义 “0” T1导通 T2截止 C1有电荷 C2无电荷 “1” T1截止 T2导通 C1无电荷 C2有电荷 3 工作 Z 加高电平 T3 T4导通选中该单元Z写入在W W上分别加高低电平写1/0 读出 W W先预充电至高电平断开充电回路再根据W W上有无电流读1/0 W T3 T1C1 C2T4 T2W4保持Z 加低电平需定期向电容补充电荷动态刷新称动态四管单元是非破坏性读出读出过程即实现刷新Z2.单管单元 C 记忆单元 T 控制门管 1 组成Z 字线 W 位线 W T Z C2定义“0” C无电荷电平V0 低 “1” C有电荷电平V1 高3工作写入 Z加高电平 T导通读出 W先预充电断开充电回路 Z加高电平 T导通根据W线电位的变化读1/0 4 保持 Z 加低电平单管单元是破坏性读出读出后需重写3.存储芯片例.DRAM芯片2164 64K 1位外特性GND CAS Do A6 16 1 A3 A4 A5 A7 9 82164 64K 1空闲/刷新 Di WE RAS A0 A2 A1 VccA7—A0 入分时复用提供16位地址数据端 Di 入 Do 出 = 0 写写使能WE 高8位地址 = 1 读控制端行地址选通RAS =0时A7—A0为行地址片选列地址选通CAS =0时A7—A0为列地址电源地线低8位地址 1脚未用或在新型号中用于片内自动刷新地址端动态存储器的刷新1.刷新定义和原因定期向电容补充电荷刷新动态存储器依靠电容电荷存储信息平时无电源供电时间一长电容电荷会泄放需定期向电容补充电荷以保持信息不变注意刷新与重写的区别破坏性读出后重写以恢复原来的信息非破坏性读出的动态M 需补充电荷以保持原来的信息2.最大刷新间隔 2ms 3.刷新方法各动态芯片可同时刷新片内按行刷新刷新一行所用的时间刷新周期存取周期4.刷新周期的安排方式 1 集中刷新 2ms内集中安排所有刷新周期R/W R/W50ns刷新刷新 2ms 死区用在实时要求不高的场合2分散刷新用在低速系统中各刷新周期分散安排在存取周期中 R/W 刷新 R/W 刷新100ns3异步刷新各刷新周期分散安排在2ms内每隔一段时间刷新一行每隔15.6微秒提一次刷新请求刷新一行 2毫秒内刷新完所有 15.6 微秒行例. 2ms 128行R/W R/W 刷新 R/W R/W 刷新 R/W 15.6 微秒 15.6 微秒 15.6 微秒刷新请求刷新请求 DMA请求 DMA请求用在大多数计算机中3.3 只读存储器1掩模式只读存储器 MROM采用MOS管的1024 8位的结构图 UDDA0 A1 A90 地址译 1 码驱动 1023 器读出放大器读出放大器cs D7D0D12可编程读存储器 PROM用户可进行一次编程存储单元电路由熔丝相连当加入写脉冲某些存储单元熔丝熔断信息永久写入不可再次改写3.EPROM 可擦除PROM用户可以多次编程编程加写脉冲后某些存储单元的PN结表面形成浮动栅阻挡通路实现信息写入用紫外线照射可驱散浮动栅原有信息全部擦除便可再次改写4.EEPROM 可电擦除PROM 既可全片擦除也可字节擦除可在线擦除信息又能失电保存信息具备RAM ROM的优点但写入时间较长 .NOVRAM 不挥发随机存取存储器实时性好可以组成固态大容量存储装置 Flash Memor 闪存集成度和价格接近EPROM,按块进行擦除比普通硬盘快的多3.4 主存储器组织存储器与微型机三总线的连接 1 数据线D0 2 地址线A0 3.片选线CS 连接地址总线高位ABN+1 4 读写线OE WE(R/W) 连接读写控制线RD WR微型机n nDB0 AB0Nn连接数据总线DB0ND0 A0 CSnNN连接地址总线低位AB0ABN+1 R/ WR/ W 存储器1存储器芯片的扩充用多片存储器芯片组成微型计算机系统所要求的存储器系统要求扩充后的存储器系统引出线符合微型计算机机的总线结构要求一.扩充存储器位数例1用2K 1位存储器芯片组成 2K 8位存储器系统例2用2K 8位存储器芯片组成2K 16位存储器系统例1用2K 1位存储器芯片组成 2K 8位存储器系统当地址片选和读写信号有效可并行存取8位信息例2用2K 8位存储器芯片组成2K 16位存储器系统D0D8715D0 R/W CE A0107R/W CE A010D0 R/W CE A0107地址片选和读写引线并联后引出数据线并列引出二.扩充存储器容量字扩展法例用1K 4位存储器芯片组成4K 8位存储器系统存储器与单片机的连接存储器与微型机三总线的一般连接方法和存储器读写时序 1.数据总线与地址总线为两组独立总线AB0 DB0NDB0 AB0n ND0 A0 CSn NABN+1 R/ W 微型机地址输出数据有效采样数据R/ W 存储器nR/W2.微型机复用总线结构数据与地址分时共用一组总线AD0nD0Di Qi G 地址锁存器nA0nALE R/W 单片机R/W 存储器ALE锁存地址数据有效采样数据地址输出存锁址地AD0n地址输出数据有效采样数据R/W半导体存储器逻辑设计需解决芯片的选用地址分配与片选逻辑信号线的连接例1.用2114 1K 4 SRAM芯片组成容量为4K 8的存储器地址总线A15 A0 低 ,双向数据总线D7 D0 低 ,读/写信号线R/W 1.计算芯片数 1 先扩展位数再扩展单元数 2片1K 4 1K 8 8片 4组1K 8 4K 82 先扩展单元数再扩展位数4片1K 4 4K 4 4K 8 2组4K 4 2.地址分配与片选逻辑存储器寻址逻辑8片芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑由哪几位地址形成芯片选择逻辑以便寻找芯片为芯片分配哪几位地址以便寻找片内的存储单元存储空间分配4KB存储器在16位地址空间 64KB 中占据任意连续区间芯片地址任意值片选 A15…A12A11A10A9……A0 0 0 0 …… 0 0 0 1 …… 1 0 1 0 …… 0 0 1 1 …… 1 1 0 0 …… 0 1 0 1 …… 1 1 1 0 …… 0 1 1 1 …… 164KB1K 1K 1K 1K 4 4 4 4 1K 1K 1K 1K 4 4 4 44KB需12位地址寻址 A11— A0低位地址分配给芯片高位地址形成片选逻辑芯片芯片地址片选信号片选逻辑 1K A9 A0 CS0 A11A10 A11A10 1K A9 A0 CS1 A11A10 1K A9 A0 CS2 1K A9 A0 CS3 A11A103.连接方式1 扩展位数 2 扩展单元数 4 形成片选逻辑电路D7~D4 D3~D0 4 4 4 1K 4 4 R/W 1K 4 4 4 1K 4 4 4 1K 4 43 连接控制线1K 4 A9~A0 CS0 10 CS11K 4 10 CS21K 4 10 CS31K 4 10A11A10A11A10A11A10A11A10例2.某半导体存储器按字节编址其中 0000H 07FFH为ROM区选用EPROM芯片 2KB/片 0800H 13FFH为RAM区选用RAM芯片 2KB/片和1KB/片地址总线A1 A0 低给出地址分配和片选逻辑1.计算容量和芯片数ROM区 2KBRAM区 3KB2.地址分配与片选逻辑存储空间分配先安排大容量芯片放地址低端再安排小容量芯片便于拟定片选逻辑64KBA15A14A13A12A11A10A9…A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 …… 0 …… 1 …… 0 …… 1 0 … 0 1 … 12K 2K 1KROM 5KB 需13 位地 RAM 址寻址低位地址分配给芯片高位地址形成片选逻辑芯片芯片地址片选信号片选逻辑 2K A10 A0 CS0 A12A11 2K A10 A0 CS1 A12A11 1K A9 A0 CS2 A12A11 A10 A15A14A13为全03.4.2 高速缓冲存储器。