计算机组成原理第三章 存储系统[一]
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
下图为MOS六管静态存储元电路图: X地址 (2)写入状态(X、Y译码 字线 线均为高电平，即T5、 译码线 Vcc T6、T7、T8均导通)：
T3 T4
位 线 1
T7
T5 A D T1 T2
B
写“1”：
T6 位 D
线 2
位线2为低电平→ B低
→T1截止
(I/O)
图3.4 六管SRAM存储元件电路图
3.价格：以每位价格P来衡量. P=C/S 其中,C——存储芯片价格,S——存储芯片容量 (bits). 总结:存储器的总价格正比于存储容量,而反比 于存取时间.容量存储器的容量、价格、速度 三个指标是相互矛盾、相互制约的,如何设计 容量大、速度快、价格低的存储器,一直是计 算机发展的重要问题.
3.1.3存储器分类 1.按存储介质分类
3、主存储器(内存)：是CPU直接编程访问的存 储器,存放计算机运行期间处于活跃状态的大 量程序和数据.主存可与Cache交换信息,也可 以直接由CPU访问.由半导体存储器组成. 4、联机外存(磁盘)：用来存放暂时不用但调用 频繁,需联机保存的程序和数据. CPU不能直接访 问,需要时调入主存,是主存直接后援. 5、脱机外存(磁带、光盘)：作为磁盘后援,用于 保存调用不太频繁的信息. 辅助存储器的特点是速度慢、容量大、价格 低.
A 0 A 0 A 1A 1 A0 1 & & & 1 &
1、通用寄存器(组)
用来存放即刻要执行的指令和要处理的数据, 以及处理的中间结果和最后结果,速度近于CPU, 但价格昂贵,数量有限; 2、高速缓存(Cache) (1)什么是Cache：高速缓冲存储器,高缓.为解决 CPU和主存速度的不匹配,在它们之间设置的一个 或多个高速小容量半导体存储器.其存取速度速度 可与CPU匹配.依据程序运行的局部性原理,把主存 中部分信息映射到Cache中,以便向CPU快速提供即 刻要执行的指令或要处理的数据.
总结：多级存储体系结构中,各个层次的
存储器之间通过硬件和软件有机地结合 成一个统一的整体,无须程序员的干预而 由计算机自动实现调度,向程序员提供足 够大的存储空间,同时最大限度地与CPU 速度匹配. 三级存储体系结构的总体效果是： 存取速度接近于Cache,存储容量接近于 辅助存储器,整体价格也较为合理.
存储单元 地址
0 1 2 3
N-1 N … … 图3.1 存储体结构图
位(bit)
存 储 体
3.1.2内存的性能指标
1.存储容量:能存放二进制位的总量，一般主存和辅存分 别考查。其中主存容量定义如下：
Sm=W×L，W为存储字数，L为存储字长 常用单位为:千(Kilo,K)、兆（Mega,M)、吉（Giga,G）、 太（Tera,T）…
…
T7
(I/O)
Y地址译码线
T8 (I/O)
图3.4 六管SRAM存储元件电路图
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: (1)保持状态： 字线 X地址 保持“0”状态：
T3 T5 A D T1 T2 Vcc T4 B
译码线
T1导通 → A低
T6 位 ↑ D
位 线
T7
线
↓
B高 ← T2截止
2
图3.4 六管SRAM存储元件电路图
1
(I/O)
…
Βιβλιοθήκη BaiduY地址译码线
T8 (I/O)
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: (1)保持状态： 字线 X地址 保持“1”状态：
*存储体:是存储单元的集合.
字选线0 字选线1
…
0 0 …
1 1 …
2 2 …
…
n-1 n-1 …
…
字选线m
0 1 2
位线0
位 线 1
位 线 2
…
n-1
图3.6 存储体阵列 注意:从芯片的规格可知其容量
4K × 1
0
位 线n-1
存储单元数
字长,即一个存储单元的位数
3.2.2 主存储器的组成
2.地址译码驱动电路 (1)地址译码器:把CPU给定的地址编码翻译成能驱动指 定存储单元的控制信息. (n----2n)
二、三级存储体系结构
CPU
M1 cache M 2 主存 M3 外存
中央处理器
cache
图3.3
三级存储体系结构
3、主存-辅存层次：解决存储系统容量不足的问题.辅存 容量大,用以存放暂时不用的数据,但其速度低于主存且 不能和CPU直接交换信息.当CPU需要辅存中信息时,将 辅存内容调入主存.主存和辅存之间的数据调动是由附 加硬件和操作系统中的存储管理软件共同完成的.
第三章 存储系统
存储器概述 主存储器的基本构造和操作 半导体存储器芯片 主存储器组织 高速缓冲存储器Cache
高速交叉存储器
虚拟存储器
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: 定义:若T1导通 字线 而T2截止,存入 X地址 Vcc 信息为0;若T1截 T3 T4 译码线 止而T2导通,存 A B 入信息为1. T5 T6 位 位 T1 T2 线 D D 线 1 2
3.按信息的可保存性分类 (1)易失性(volatile,挥发性)存储器:断电后 信息消失,如RAM； (2)非易失性(nonvolatile,非挥发性)存储 器:断电后信息仍能保存,如ROM、磁芯 存储器、磁表面存储器和光盘存储器. 4.按在计算机系统中的作用分类 主存(内存)、辅存(外存)、Cache、控制 存储器
二、三级存储体系结构
1、构成：典型的三级存储体系结构,分为“高缓-主存” 和“主存-辅存”两个存储层次,如下图所示：
CPU 中央处理器
cache
M1 cache
M 2 主存
M3 外存
图3.3
三级存储体系结构
2、高缓-主存层次：解决CPU与主存之间的速度匹配问 题.Cache速度快于主存,将CPU近期要用的信息调入 Cache,CPU直接访问Cache获取信息,从而提高访存速度. 主存和Cache之间的数据调动由硬件自动完成,对程序员 是透明的.
(2)Cache的物理构成：一般为SRAM即静态 RAM(Static);而主存一般为DRAM即动态 RAM(Dynamic).SRAM较快,约为DRAM的 3~5倍,但功耗大,集成度低,价格高. (3)目前PC系统中一般设有一级缓存和二级缓 存. L1 Cache做在CPU内部,叫内部Cache, 速度最快,容量较小,常在几十KB. L2 cache又叫外部或片外Cache.
T3 T4
位 线 1
T7
T5 A D T1 T2
B
写“0”：
T6 位 D
线 2
位线2为高电平→ B高
→T1导通
(I/O)
图3.4 六管SRAM存储元件电路图
…
Y地址译码线
T8 (I/O)
…
位线1为低电平→ A低 →T2截止
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
T3 T5 A D T1 T2 Vcc T4 B
译码线
T2导通 → B低
T6 位 ↑ D
位 线
T7
线
↓
A高 ← T1截止
2
图3.4 六管SRAM存储元件电路图
1
(I/O)
…
Y地址译码线
T8 (I/O)
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: X地址 (2)写入状态(X、Y译码 字线 线均为高电平，即T5、 译码线 Vcc T6、T7、T8均导通)：
2.按存取方式(method of accessing)分类
(1)随机存储器RAM(random access memory)：任何存储单元内容 均可以按照其地址随机读写,且存取时间与存储单元的物理位置 无关,是一个常量.速度较快,TM为ns级,但断电后信息会丢失.常用 作Cache和主存；
(2)只读存储器ROM( Read Only memory): 只能随机读取, 不能随机写入,可以作为主存的一部分,用以存放不变的 程序和数据,如某些系统程序、专门的子程序,以及用作 函数发生器、字符发生器等.它可分为MROM、PROM、 EPROM和Flash ROM几类; (3)顺序存取存储器SAM( Sequential access memory): 其内 容只能按照某种顺序存取,存取时间的长短与信息在存 储器中的位置有关,是个变量,故SAM只能用平均存取时 间作为衡量存取速度的指标,典型的SAM如磁带机; (4)直接存取存储器DAM(Direct access memory): DAM的 存取方式介于RAM和SAM之间.存取信息时,第一步直接 指向存储器的某个小区(如磁盘上的磁道);第二步再小区 域内顺序检索,直到找到目的地后再进行读写操作.存取 时间与信息所在物理位置有关,是个变量,典型的DAM如 磁盘.
2.存取速度
存储芯片的工作速度慢于CPU的工作速度,故其对CPU执 行指令的速度影响很大.通常由存取时间TA，存取周期TM和主 存带宽Bm等参数描述. (1)存取时间 (memory access time,TA) :亦称访问时间或读写时 间, 指执行一次读操作或写操作的时间,即从地址传送给主存 开始到数据能被使用为止所经历的时间. 其越小存取速度越快。 (2)存取周期(memory cycle time,TM):连续两次访问存储器操作 所需间隔的最短时间,又称为读/写周期、访存周期.由于存储 器在一次存储操作后需要有一定的恢复时间,故通常TA < TM。 (3)存储器带宽(频宽):单位时间内存储器所存取的信息量,单 位为位/秒,记为 Bm. Bm=W/TM(位/秒) 其中 W——每次R/W 数据的宽度,一般等于Memory字长; TM——存取周期. 按此定义Bm也被叫做存储器的数据传输率.
…
Y地址译码线
T8 (I/O)
…
位线1为高电平→ A高 →T2导通
3.2.2 主存储器的组成
地址线 地址 译码 驱动 I/O电路 存储体 阵列 数据线
读写控制电路
图3.5 主存储器结构框图
读写控制信号
1、存储体阵列 *记忆元件(记忆单元):能存放并保持1位二进制数的元件.
*存储单元:由若干个记忆元件组成,单元按行、列排列成十 分规整的阵列.
3.1.4 多层次存储体系结构
一、采用多层次存储体系结构的原因：主 存的速度总落后于CPU的需要,主存的容量总落 后于软件的需要.而单一种类的存储器无法同时 满足价格、容量和速度三方面的要求,所以需要 从存储系统结构方面采取措施,即一个计算机系 统的存储器由多种类型不同的存储器组成,构成 不同的存储层次(Memory Hierarchy).典型的多 层存储器体系结构如图3.2示:
(1)磁芯存储器：利用铁氧体磁性材料制成的环形磁芯的两种不同 剩磁状态来存放二进制代码0或1; (2)半导体(Semiconductor)存储器：利用触发器的双稳态或MOS管 栅极有无电荷来表示二进制的0/1; (3)磁表面(Magnetic-surface)存储器：利用涂在基体表面的一层磁 性材料具有两种不同磁化状态来表示0或1 ,常见有磁带、磁盘等; (4)光存储器：利用激光技术控制访问的存储器,通过激光束照在基 体表面引起物理的或化学的变化,记忆二进制信息.
通用寄存器
图 多 层 次 存 储 结 构 系 统 3.2
存 储 容 量 越 来 越 主 大 机 ， 内 每 位 价 格 越 外 来 部 越 设 便 宜 备
CPU芯 片内
Cache (静态随机存储器SRAM) 访 问 速 度 越 来 越 快
主存 (动态随机存储器DRAM， SRAM)
联机外部存储器 (磁盘存储器等) 脱机外部存储器 (磁带、光盘存储器等)
第三章 存储系统
存储器概述 主存储器的基本构造和操作 半导体存储器芯片 主存储器组织 高速缓冲存储器Cache
高速存储器
虚拟存储器
3.1 存储器概述
3.1.1存储器的基本概念 存储器是计算机的一种具有记忆功能的部 件,用以存放程序和数据,它由一些能表示二进 制数0和1的存储介质组成(常用有半导体器件 和磁性材料).位(bit)是存储器中存储信息的最 小单位,称为存储位或存储元,8位二进制数为 一个字节(Byte),字(Word)是由一个或若干个 字节组成,若干个存储元组成一个存储单元,许 多存储单元的集合形成一个存储体(Memory Bank).存储单元的编号称为地址.
T3 T4
位 线 1
T7
T5 A D T1 T2
B
写“1”：
T6 位 D
线 2
位线2为低电平→ B低
→T1截止
(I/O)
图3.4 六管SRAM存储元件电路图
3.价格：以每位价格P来衡量. P=C/S 其中,C——存储芯片价格,S——存储芯片容量 (bits). 总结:存储器的总价格正比于存储容量,而反比 于存取时间.容量存储器的容量、价格、速度 三个指标是相互矛盾、相互制约的,如何设计 容量大、速度快、价格低的存储器,一直是计 算机发展的重要问题.
3.1.3存储器分类 1.按存储介质分类
3、主存储器(内存)：是CPU直接编程访问的存 储器,存放计算机运行期间处于活跃状态的大 量程序和数据.主存可与Cache交换信息,也可 以直接由CPU访问.由半导体存储器组成. 4、联机外存(磁盘)：用来存放暂时不用但调用 频繁,需联机保存的程序和数据. CPU不能直接访 问,需要时调入主存,是主存直接后援. 5、脱机外存(磁带、光盘)：作为磁盘后援,用于 保存调用不太频繁的信息. 辅助存储器的特点是速度慢、容量大、价格 低.
A 0 A 0 A 1A 1 A0 1 & & & 1 &
1、通用寄存器(组)
用来存放即刻要执行的指令和要处理的数据, 以及处理的中间结果和最后结果,速度近于CPU, 但价格昂贵,数量有限; 2、高速缓存(Cache) (1)什么是Cache：高速缓冲存储器,高缓.为解决 CPU和主存速度的不匹配,在它们之间设置的一个 或多个高速小容量半导体存储器.其存取速度速度 可与CPU匹配.依据程序运行的局部性原理,把主存 中部分信息映射到Cache中,以便向CPU快速提供即 刻要执行的指令或要处理的数据.
总结：多级存储体系结构中,各个层次的
存储器之间通过硬件和软件有机地结合 成一个统一的整体,无须程序员的干预而 由计算机自动实现调度,向程序员提供足 够大的存储空间,同时最大限度地与CPU 速度匹配. 三级存储体系结构的总体效果是： 存取速度接近于Cache,存储容量接近于 辅助存储器,整体价格也较为合理.
存储单元 地址
0 1 2 3
N-1 N … … 图3.1 存储体结构图
位(bit)
存 储 体
3.1.2内存的性能指标
1.存储容量:能存放二进制位的总量，一般主存和辅存分 别考查。其中主存容量定义如下：
Sm=W×L，W为存储字数，L为存储字长 常用单位为:千(Kilo,K)、兆（Mega,M)、吉（Giga,G）、 太（Tera,T）…
…
T7
(I/O)
Y地址译码线
T8 (I/O)
图3.4 六管SRAM存储元件电路图
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: (1)保持状态： 字线 X地址 保持“0”状态：
T3 T5 A D T1 T2 Vcc T4 B
译码线
T1导通 → A低
T6 位 ↑ D
位 线
T7
线
↓
B高 ← T2截止
2
图3.4 六管SRAM存储元件电路图
1
(I/O)
…
Βιβλιοθήκη BaiduY地址译码线
T8 (I/O)
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: (1)保持状态： 字线 X地址 保持“1”状态：
*存储体:是存储单元的集合.
字选线0 字选线1
…
0 0 …
1 1 …
2 2 …
…
n-1 n-1 …
…
字选线m
0 1 2
位线0
位 线 1
位 线 2
…
n-1
图3.6 存储体阵列 注意:从芯片的规格可知其容量
4K × 1
0
位 线n-1
存储单元数
字长,即一个存储单元的位数
3.2.2 主存储器的组成
2.地址译码驱动电路 (1)地址译码器:把CPU给定的地址编码翻译成能驱动指 定存储单元的控制信息. (n----2n)
二、三级存储体系结构
CPU
M1 cache M 2 主存 M3 外存
中央处理器
cache
图3.3
三级存储体系结构
3、主存-辅存层次：解决存储系统容量不足的问题.辅存 容量大,用以存放暂时不用的数据,但其速度低于主存且 不能和CPU直接交换信息.当CPU需要辅存中信息时,将 辅存内容调入主存.主存和辅存之间的数据调动是由附 加硬件和操作系统中的存储管理软件共同完成的.
第三章 存储系统
存储器概述 主存储器的基本构造和操作 半导体存储器芯片 主存储器组织 高速缓冲存储器Cache
高速交叉存储器
虚拟存储器
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: 定义:若T1导通 字线 而T2截止,存入 X地址 Vcc 信息为0;若T1截 T3 T4 译码线 止而T2导通,存 A B 入信息为1. T5 T6 位 位 T1 T2 线 D D 线 1 2
3.按信息的可保存性分类 (1)易失性(volatile,挥发性)存储器:断电后 信息消失,如RAM； (2)非易失性(nonvolatile,非挥发性)存储 器:断电后信息仍能保存,如ROM、磁芯 存储器、磁表面存储器和光盘存储器. 4.按在计算机系统中的作用分类 主存(内存)、辅存(外存)、Cache、控制 存储器
二、三级存储体系结构
1、构成：典型的三级存储体系结构,分为“高缓-主存” 和“主存-辅存”两个存储层次,如下图所示：
CPU 中央处理器
cache
M1 cache
M 2 主存
M3 外存
图3.3
三级存储体系结构
2、高缓-主存层次：解决CPU与主存之间的速度匹配问 题.Cache速度快于主存,将CPU近期要用的信息调入 Cache,CPU直接访问Cache获取信息,从而提高访存速度. 主存和Cache之间的数据调动由硬件自动完成,对程序员 是透明的.
(2)Cache的物理构成：一般为SRAM即静态 RAM(Static);而主存一般为DRAM即动态 RAM(Dynamic).SRAM较快,约为DRAM的 3~5倍,但功耗大,集成度低,价格高. (3)目前PC系统中一般设有一级缓存和二级缓 存. L1 Cache做在CPU内部,叫内部Cache, 速度最快,容量较小,常在几十KB. L2 cache又叫外部或片外Cache.
T3 T4
位 线 1
T7
T5 A D T1 T2
B
写“0”：
T6 位 D
线 2
位线2为高电平→ B高
→T1导通
(I/O)
图3.4 六管SRAM存储元件电路图
…
Y地址译码线
T8 (I/O)
…
位线1为低电平→ A低 →T2截止
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
T3 T5 A D T1 T2 Vcc T4 B
译码线
T2导通 → B低
T6 位 ↑ D
位 线
T7
线
↓
A高 ← T1截止
2
图3.4 六管SRAM存储元件电路图
1
(I/O)
…
Y地址译码线
T8 (I/O)
…
3.2 主存储器的基本结构和操作
3.2.1 SRAM存储器基本存储元的存储原理
下图为MOS六管静态存储元电路图: X地址 (2)写入状态(X、Y译码 字线 线均为高电平，即T5、 译码线 Vcc T6、T7、T8均导通)：
2.按存取方式(method of accessing)分类
(1)随机存储器RAM(random access memory)：任何存储单元内容 均可以按照其地址随机读写,且存取时间与存储单元的物理位置 无关,是一个常量.速度较快,TM为ns级,但断电后信息会丢失.常用 作Cache和主存；
(2)只读存储器ROM( Read Only memory): 只能随机读取, 不能随机写入,可以作为主存的一部分,用以存放不变的 程序和数据,如某些系统程序、专门的子程序,以及用作 函数发生器、字符发生器等.它可分为MROM、PROM、 EPROM和Flash ROM几类; (3)顺序存取存储器SAM( Sequential access memory): 其内 容只能按照某种顺序存取,存取时间的长短与信息在存 储器中的位置有关,是个变量,故SAM只能用平均存取时 间作为衡量存取速度的指标,典型的SAM如磁带机; (4)直接存取存储器DAM(Direct access memory): DAM的 存取方式介于RAM和SAM之间.存取信息时,第一步直接 指向存储器的某个小区(如磁盘上的磁道);第二步再小区 域内顺序检索,直到找到目的地后再进行读写操作.存取 时间与信息所在物理位置有关,是个变量,典型的DAM如 磁盘.
2.存取速度
存储芯片的工作速度慢于CPU的工作速度,故其对CPU执 行指令的速度影响很大.通常由存取时间TA，存取周期TM和主 存带宽Bm等参数描述. (1)存取时间 (memory access time,TA) :亦称访问时间或读写时 间, 指执行一次读操作或写操作的时间,即从地址传送给主存 开始到数据能被使用为止所经历的时间. 其越小存取速度越快。 (2)存取周期(memory cycle time,TM):连续两次访问存储器操作 所需间隔的最短时间,又称为读/写周期、访存周期.由于存储 器在一次存储操作后需要有一定的恢复时间,故通常TA < TM。 (3)存储器带宽(频宽):单位时间内存储器所存取的信息量,单 位为位/秒,记为 Bm. Bm=W/TM(位/秒) 其中 W——每次R/W 数据的宽度,一般等于Memory字长; TM——存取周期. 按此定义Bm也被叫做存储器的数据传输率.
…
Y地址译码线
T8 (I/O)
…
位线1为高电平→ A高 →T2导通
3.2.2 主存储器的组成
地址线 地址 译码 驱动 I/O电路 存储体 阵列 数据线
读写控制电路
图3.5 主存储器结构框图
读写控制信号
1、存储体阵列 *记忆元件(记忆单元):能存放并保持1位二进制数的元件.
*存储单元:由若干个记忆元件组成,单元按行、列排列成十 分规整的阵列.
3.1.4 多层次存储体系结构
一、采用多层次存储体系结构的原因：主 存的速度总落后于CPU的需要,主存的容量总落 后于软件的需要.而单一种类的存储器无法同时 满足价格、容量和速度三方面的要求,所以需要 从存储系统结构方面采取措施,即一个计算机系 统的存储器由多种类型不同的存储器组成,构成 不同的存储层次(Memory Hierarchy).典型的多 层存储器体系结构如图3.2示:
(1)磁芯存储器：利用铁氧体磁性材料制成的环形磁芯的两种不同 剩磁状态来存放二进制代码0或1; (2)半导体(Semiconductor)存储器：利用触发器的双稳态或MOS管 栅极有无电荷来表示二进制的0/1; (3)磁表面(Magnetic-surface)存储器：利用涂在基体表面的一层磁 性材料具有两种不同磁化状态来表示0或1 ,常见有磁带、磁盘等; (4)光存储器：利用激光技术控制访问的存储器,通过激光束照在基 体表面引起物理的或化学的变化,记忆二进制信息.
通用寄存器
图 多 层 次 存 储 结 构 系 统 3.2
存 储 容 量 越 来 越 主 大 机 ， 内 每 位 价 格 越 外 来 部 越 设 便 宜 备
CPU芯 片内
Cache (静态随机存储器SRAM) 访 问 速 度 越 来 越 快
主存 (动态随机存储器DRAM， SRAM)
联机外部存储器 (磁盘存储器等) 脱机外部存储器 (磁带、光盘存储器等)
第三章 存储系统
存储器概述 主存储器的基本构造和操作 半导体存储器芯片 主存储器组织 高速缓冲存储器Cache
高速存储器
虚拟存储器
3.1 存储器概述
3.1.1存储器的基本概念 存储器是计算机的一种具有记忆功能的部 件,用以存放程序和数据,它由一些能表示二进 制数0和1的存储介质组成(常用有半导体器件 和磁性材料).位(bit)是存储器中存储信息的最 小单位,称为存储位或存储元,8位二进制数为 一个字节(Byte),字(Word)是由一个或若干个 字节组成,若干个存储元组成一个存储单元,许 多存储单元的集合形成一个存储体(Memory Bank).存储单元的编号称为地址.