基于FPGA数字电路实验指导
实验二触发器电路
基于FPGA 的数字电路实验： 触发器电路1. 基本RS 触发器：如图2.1所示，用或非门组成，其功能表见表2.1，Qn 为状态变量；正常工作时输入信号应遵循SR=0的约束条件，即不允许输入S=R=1的信号；Qn 为初态，Qn+1为次态；关系式为：⎩⎨⎧=+=+01SR QnR S Qn(a) 基本RS 触发器框图(b) 基本RS 触发器逻辑图 图2.1 基本RS 触发器相关图形2. 同步RS 触发器：实现时钟控制的最简单方式是采用图2.2所示的同步RS 触发器结构，该电路由两部分组成：由与非门组成的基本RS 触发器和由与非门组成的输入控制电路。
其功能表见表2.2。
* CP 回到低电平后状态不定。
(a) 同步RS 触发器框图符号 同步RS 触发器逻辑图 图2.2 同步RS 触发器相关图形3. 主从JK 触发器（JK_FF ）：主从JK 触发器的功能表如表2.2所示，其框图符号与逻辑图见图2.2（a ）与2.2（b ）。
特性方程为：Qn K Qn J Qn +=+1图2.2（a ）JK 触发器框图图2.2（b ）JK 触发器逻辑图*说明：电路图中出现的RDN 为异步复位键，即当RDN=0时输出置零，与输入信号无关。
4. T 触发器： 由JK 触发器可构成T 触发器，如图2.3所示。
特性方程为Qn T Qn T Qn +=+1。
图2.3 JK 触发器构成T 触发器逻辑图5. D 触发器在时钟信号下的逻辑功能符合表2.4，特性方程为：D Qn =+1；D 触发器可以由JK触发器转换而来⎩⎨⎧==DK D J ，原理图见图2.4，CLR 为复位键，CLR=0 时清零，CLR=1 时触发器正常工作。
图2.4 带异步复位功能的D 触发器（d_ff ）逻辑图6. 实验内容及步骤a) 建立新的工程Test_2。
b) 按照实验原理所述原理图设计并生成基本RS 触发器模块RS_FF ，编辑测试激励文件，仿真观察波形，记录结果并与真值表比较，分析总结其逻辑功能。
fpga 实验报告
fpga 实验报告FPGA实验报告引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和嵌入式系统开发中。
本实验报告旨在介绍FPGA的基本原理、应用领域以及实验过程和结果。
一、FPGA的基本原理FPGA由可编程逻辑单元（PLU）和可编程互连资源（ICR）组成。
PLU是FPGA 的核心，由逻辑门、寄存器和查找表等组成，通过编程可以实现不同的功能。
ICR用于连接PLU之间的信号线，实现不同模块之间的通信。
FPGA的可编程性使其具有灵活性和可重构性，适用于多种应用场景。
二、FPGA的应用领域1. 数字电路设计：FPGA可以实现各种数字电路，如逻辑门、加法器、乘法器等。
其可重构性使得电路设计师可以在硬件开发过程中进行快速迭代和调试，提高开发效率。
2. 通信系统：FPGA广泛应用于通信系统中的信号处理和协议转换等功能。
通过编程实现不同的通信协议，提高系统的兼容性和灵活性。
3. 图像处理：FPGA在图像处理领域有着广泛的应用。
通过并行计算的能力，可以实现实时图像处理和图像增强等功能，提高处理速度和效果。
4. 汽车电子：FPGA在汽车电子领域的应用越来越广泛。
例如，用于驾驶辅助系统、车载娱乐系统和车身控制等方面，提高汽车的安全性和性能。
三、实验过程和结果本次实验旨在设计一个简单的数字电路，并在FPGA上实现。
首先，我们使用HDL（Hardware Description Language）编写了一个4位二进制加法器的逻辑电路描述。
然后，使用FPGA开发工具将逻辑电路描述烧录到FPGA芯片中。
在实际操作中，我们按照实验指导书的步骤进行了硬件连线和编程配置。
通过FPGA开发工具提供的仿真功能，我们验证了逻辑电路的正确性。
在实际测试中，我们输入了两个4位的二进制数，并观察了输出结果。
实验结果表明，FPGA成功实现了4位二进制加法器的功能。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用领域。
可编程逻辑实验报告(3篇)
第1篇一、实验目的1. 熟悉可编程逻辑器件（FPGA）的基本原理和操作方法。
2. 掌握使用FPGA进行数字电路设计的流程。
3. 学会使用FPGA进行简单数字电路的设计与实现。
二、实验器材1. FPGA开发板2. 编译器软件（如Xilinx ISE、Vivado等）3. 实验指导书4. 实验数据线三、实验原理可编程逻辑器件（FPGA）是一种基于半导体工艺的可编程数字电路，具有高集成度、高速度、可重构性强等特点。
FPGA通过内部逻辑单元（如查找表、触发器等）来实现各种数字电路功能。
本实验主要涉及以下原理：1. 数字电路基本原理2. 可编程逻辑器件（FPGA）的基本结构和工作原理3. 编译器软件的使用方法四、实验步骤1. 熟悉开发板（1）认识开发板上的各个模块，如时钟模块、输入输出模块、存储器模块等。
（2）了解开发板上各个模块的功能和作用。
2. 设计数字电路（1）根据实验要求，设计所需的数字电路。
（2）使用原理图或HDL语言进行电路描述。
3. 编译与下载（1）使用编译器软件对设计的数字电路进行编译。
（2）生成比特流文件。
（3）将比特流文件下载到FPGA中。
4. 测试与验证（1）观察FPGA上各个模块的输出信号，验证电路功能是否正确。
（2）使用示波器等仪器进行波形观察，进一步验证电路功能。
五、实验内容1. 设计一个4位全加器（1）原理图设计：使用原理图编辑器设计4位全加器电路。
（2）HDL语言设计：使用HDL语言描述4位全加器电路。
（3）编译与下载：将设计的电路编译成比特流文件，下载到FPGA中。
（4）测试与验证：观察FPGA上各个模块的输出信号，验证4位全加器电路功能是否正确。
2. 设计一个8位奇偶校验器（1）原理图设计：使用原理图编辑器设计8位奇偶校验器电路。
（2）HDL语言设计：使用HDL语言描述8位奇偶校验器电路。
（3）编译与下载：将设计的电路编译成比特流文件，下载到FPGA中。
（4）测试与验证：观察FPGA上各个模块的输出信号，验证8位奇偶校验器电路功能是否正确。
基于fpga的简单课程设计
基于fpga的简单课程设计一、课程目标知识目标：1. 学生能理解FPGA的基本概念，掌握FPGA的基本结构和原理；2. 学生能描述数字电路的基本组成，了解数字电路在FPGA中的应用；3. 学生能掌握Verilog HDL语言的基本语法和编程方法，并运用其设计简单的数字电路。
技能目标：1. 学生能运用FPGA设计软件进行电路设计和仿真；2. 学生能通过Verilog HDL编程实现基本的数字电路功能；3. 学生能对设计的FPGA电路进行调试和优化，提高电路性能。
情感态度价值观目标：1. 培养学生积极主动探索新知识、新技术，增强其对电子工程领域的兴趣；2. 培养学生具备团队协作精神，学会与他人共同解决问题，提高沟通与表达能力；3. 培养学生具备工程素养，关注工程伦理，认识到科技发展对社会的重要意义。
课程性质：本课程为实践性课程，注重培养学生的动手能力和创新能力。
学生特点：学生具备一定的电子技术基础，对FPGA技术有一定了解，具备基本的计算机操作能力。
教学要求：教师需结合学生特点和课程性质，采用任务驱动、案例教学等方法，引导学生主动参与课堂实践，提高学生的实际操作能力。
同时，注重培养学生的自主学习能力和团队合作精神，提高学生的综合素质。
通过课程目标的分解与实施，使学生在知识、技能和情感态度价值观方面取得具体的学习成果。
二、教学内容1. 数字电路基础- 数字逻辑基础：逻辑门、逻辑函数、逻辑代数；- 组合逻辑电路：编码器、译码器、多路选择器、算术逻辑单元；- 时序逻辑电路：触发器、计数器、寄存器。
2. FPGA基本原理- FPGA结构：逻辑单元、查找表、寄存器、布线资源；- FPGA编程原理：配置、重配置、上电配置；- FPGA设计流程：设计输入、综合、布局布线、仿真、下载。
3. Verilog HDL编程- 基本语法：模块、端口、信号、数据类型；- 语句结构：顺序语句、并行语句；- 基本数字电路设计：组合逻辑电路、时序逻辑电路、状态机。
基于FPGA的数字电子钟的设计与实现
基于FPGA的数字电⼦钟的设计与实现背景：本实验所有结果基于Quartus II 13.1 (64-bit)实现，实验过程采⽤⾃下⽽上⽬录⼀、基本功能设计与思路基本功能：能实现秒、分钟、⼩时的计数，计数结果清晰稳定的显⽰在 6 位数码管上。
1、动态显⽰模块该模块主要功能是通过数码管的动态扫描实现 6 位数码管显⽰计数结果，本模块由扫描模块scan_cnt6，位选控制模块 dig_select，数据选择控制模块 seg_select 以及译码模块 decoder 构成扫描模块 scan_cnt6模块功能：产⽣ 位选控制端dig_select 和数据选择端 code_select 模块所需要的地址信息，扫描时钟决定位选信号和数据切换的速度。
设计思路：利⽤74390芯⽚（P160 TTL 双⼗进制异步计数器）构建⼀个模六计数器，就是6进制计数器，利⽤计数到6（110）时，“q2”和“q1”为⾼电平，产⽣ ⼀个复位信号，加到74390的⾼电平有效的异步清0端“1CLR”上，使计数器回0，从⽽实现模六计数。
设计结果：cnt6模块设计图波形仿真：（默认为时序仿真）cnt6模块波形仿真图位选模块 dig_select模块功能：在地址端的控制下，产⽣位选信号。
设计思路：利⽤74138芯⽚（3线-8线译码器），当选通端输⼊端G1为⾼电平，选通端输⼊端G2AN和G2BN为低电平时，将扫描信号cnt6的输出作为输⼊信号，dig[5..0]是译码输出，输出低电平有效。
设计结果：dig_select模块设计图波形仿真：dig_select模块波形仿真图数据选择模块 seg_select模块功能：输⼊ 6 组数据，每组数据 4bit，本模块完成在地址端的控制下从6 组数据当中选择 1 组输出。
设计思路：利⽤74151芯⽚（P91 8选1数据选择器），在控制输⼊端GN为低电平时，将扫描信号的选择下，分别选中D[5..0]对应的输⼊信号输出为Y。
EDA技术及应用—基于FPGA的电子系统设计：基于Verilog hdl的数字电路设计
10100
1111
15
10101
8421BC 余三码 D码
0000
0011
0001
0100
0010
0101
0011
0110
0100
0111
0101
1000
0110
1001
0111
1010
1000
1011
1001
1100
-
-
-
-
-
-
-
-
-
-
-
-
4位格雷码
0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
4'b0011:a_to_g=7'b1111001; //显示3
4'b0100:a_to_g=7'b0110011; //显示4
4'b0101:a_to_g=7'b1011011; //显示5
4'b0110:a_to_g=7'b1011111; //显示6
4'b0111:a_to_g=7'b1110000; //显示7
4: y= {d[2:0],d[3]}; // rol
5: y= {d[3],d[3:1]}; // asr
6: y= {d[1:0],d[3:2]}; // ror2
7: y= d;
// noshift
default: y = d;
图6-2 基本门电路仿真结果
综合结果如图6-3所示。
图6-3 基本门电路综合结果
2、 三态逻辑电路
基于fpga的倒计时时钟实验报告总结
基于FPGA的倒计时时钟实验报告总结一、实验目的本实验旨在通过FPGA技术，设计一个能够进行倒计时的时钟电路，并进行相应的功能验证。
二、实验内容1. 确定实验目标：设计一个基于FPGA的倒计时时钟电路，实现倒计时功能。
2. 学习FPGA设计工具：熟悉并掌握FPGA设计工具的使用方法，包括逻辑综合、时序分析等。
3. 编写时钟电路代码：利用Verilog硬件描述语言编写时钟电路的代码。
4. 进行仿真验证：对时钟电路进行仿真验证，确保设计的正确性和稳定性。
5. 下板实验验证：将设计好的时钟电路下载到FPGA开发板上，进行实际验证。
三、实验步骤与结果分析1. 设计倒计时时钟电路通过学习资料和实验指导，我们利用Verilog HDL进行倒计时时钟电路的设计，并对其功能进行初步测试。
初步测试结果表明，设计的倒计时时钟电路能够正常工作。
2. 时钟电路仿真验证我们利用FPGA设计工具对时钟电路进行了仿真验证，通过时序分析和波形仿真，确认了时钟电路的正确性和稳定性。
仿真结果显示，时钟电路能够准确地进行倒计时操作。
3. 下板实验验证将设计好的时钟电路下载到FPGA开发板上进行实际验证。
经过实际测试，我们发现倒计时时钟电路能够稳定可靠地进行倒计时操作，符合设计要求。
四、实验总结通过本次实验，我们深入学习了FPGA技朰，并成功设计并验证了基于FPGA的倒计时时钟电路。
实验中我们克服了一些困难，如时钟电路设计的复杂性和仿真验证的精确性等。
我们顺利完成了实验目标，掌握了FPGA设计工具的使用方法，提高了自己的实践能力和动手能力。
这次实验为我们今后在FPGA领域的研究打下了坚实的基础，也对我们的专业素养、工程实践能力提出了更高的要求。
五、改进建议在今后的实验中，我们可以进一步深入研究FPGA技术，探索更多的应用场景，提高我们的设计水平。
注重团队合作、创新思维，不断提升自己的综合素质和实践能力，为将来的科研工作和工程实践打下更加坚实的基础。
实验五 74138译码器(基于FPGA)
实验五 74138译码器(基于FPGA)2014.11.19一、实验目的：1 、了解可编程数字系统设计的流程；2 、掌握Quartus II 9.0软件的使用方法；3 、掌握原理图输入方式设计数字系统的方法和流程；4、熟悉掌握集成译码器74LS138的应用。
二、实验设备：1、计算机：Quartus II 软件2、Altera DE0 多媒体开发平台3、集成电路：74LS138三、实验内容：74LS138译码器逻辑功能的测试：把译码器的输入接到拨码开关，输出端接8个LED灯，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3线8线译码器的工作状态。
补充内容：a、74LS138 3-8线译码器b、引脚定义：C、74LS138逻辑功能表Quartus II 9.0编辑步骤：1、Creat a New Project(New Project Wizard)2、New Project Wizard:Directory,Name,Top_Level Entity3、New Project Wizard: Add Files4、New Project Wizard: Family & Device settings5、New Project Wizard: EDA Tool Settings6、Add new design file block diagram /schematic file7、Add new vector waveform file8、Input and output setting9、“Assignment”→“Setting10、“Processing”→“Start Simulation”之后进行FPGA芯片的编程与配置，将计算机与Altera DE0 多媒体开发平台通过数据线进行连接，通过拨码开关改变输入的逻辑电平变化来观察LED输出情况，验证3线8线译码器的工作状态。
基于FPGA的数字电路设计
基于FPGA的数字电路设计随着科技的不断发展，数字电路设计在各个领域中扮演着重要的角色。
而基于现场可编程门阵列（Field-Programmable Gate Array，简称FPGA）的数字电路设计，正成为越来越多工程师的首选。
本文将探讨基于FPGA的数字电路设计的原理、应用和未来发展趋势。
一、FPGA的原理和特点FPGA是一种可编程逻辑器件，它由大规模的逻辑门、存储单元和可编程互连网络组成。
与传统的固定功能集成电路相比，FPGA具有灵活性和可重构性的特点。
通过在FPGA上编写逻辑设计代码，可以实现各种数字电路的功能，从简单的逻辑门到复杂的处理器。
FPGA的主要特点有以下几个方面：1. 可编程性：FPGA可以通过重新编程来改变其功能，无需进行物理上的改变。
这使得FPGA在设计过程中具有很高的灵活性和可重用性。
2. 并行性：FPGA中的逻辑门可以同时进行多个操作，从而实现高度并行的计算。
这使得FPGA在处理大规模数据和实时应用中具有优势。
3. 时序灵活性：FPGA中的时钟分配和时序控制可以根据设计需求进行灵活调整。
这使得FPGA能够适应不同的时序要求，提高电路的性能和稳定性。
二、基于FPGA的数字电路设计应用基于FPGA的数字电路设计在各个领域中都有广泛的应用。
以下是几个典型的应用案例：1. 通信系统：FPGA可以用于实现各种通信协议和信号处理算法。
例如，无线通信中的调制解调器、信号编解码器等都可以通过FPGA来实现。
2. 图像处理：FPGA可以用于实现图像处理算法，如图像滤波、图像增强和目标检测等。
由于FPGA的并行计算能力，它在实时图像处理中具有很大的优势。
3. 数字信号处理：FPGA可以用于实现各种数字信号处理算法，如音频编解码、语音识别和视频压缩等。
FPGA的高性能和低功耗使其成为数字信号处理领域的理想选择。
4. 控制系统：FPGA可以用于实现各种控制算法和逻辑控制器。
例如，工业自动化中的PLC（可编程逻辑控制器）和机器人控制系统都可以通过FPGA来实现。
Basys3实验指导手册
Basys3实验指导手册1. 引言Basys3是一款基于Xilinx Artix-7 FPGA的开发板，它提供了丰富的硬件资源和接口，适合于学习和开发数字电路和嵌入式系统。
本实验指导手册旨在帮助初学者快速上手Basys3开发板，并通过一系列实验帮助他们熟悉FPGA开发流程和基本的数字电路设计。
2. 实验准备2.1 Basys3开发板2.2 Vivado设计套件2.3 计算机2.4 USB A to micro-B线缆3. 实验一：LED控制3.1 实验目的通过编写Verilog代码，控制Basys3开发板上的LED灯实现不同的闪烁模式。
3.2 实验步骤3.2.1 创建新工程3.2.2 添加约束文件3.2.3 编写Verilog代码3.2.4 综合、实现和生成比特流文件3.2.5 下载比特流文件到Basys3开发板3.3 实验结果实验结果应包括不同频率和模式下的LED闪烁效果。
4. 实验二：七段数码管显示4.1 实验目的通过编写Verilog代码，控制Basys3开发板上的七段数码管显示不同的数字。
4.2 实验步骤4.2.1 创建新工程4.2.2 添加约束文件4.2.3 编写Verilog代码4.2.4 综合、实现和生成比特流文件4.2.5 下载比特流文件到Basys3开发板4.3 实验结果实验结果应包括数码管显示不同数字的效果。
5. 实验三：按键输入和输出5.1 实验目的通过编写Verilog代码，实现Basys3开发板上按键输入和LED输出的控制。
5.2 实验步骤5.2.1 创建新工程5.2.2 添加约束文件5.2.3 编写Verilog代码5.2.4 综合、实现和生成比特流文件5.2.5 下载比特流文件到Basys3开发板5.3 实验结果实验结果应包括按下不同按键时，LED灯的亮灭效果。
6. 实验四：PWM信号发生器6.1 实验目的通过编写Verilog代码，实现Basys3开发板上的PWM信号发生器。
FPGA实验报告实验
西南科技大学实验报告课程名称：基于FPGA的现代数字系统设计实验名称：基于HDL十进制计数、显示系统设计姓名：学号:班级：通信1301指导教师：刘桂华西南科技大学信息工程学院制基于HDL十进制计数、显示系统设计一、实验目的1、掌握基于语言的ISE 设计全流程；2、熟悉、应用VerilogHDL描述数字电路；3、掌握基于Verilog的组合和时序逻辑电路的设计方法；4、掌握chipscope 片内逻辑分析仪的使用与调试方法。
二、实验原理1、实验内容：设计具有异步复位、同步使能的十进制计数器，其计数结果可以通过七段数码管、发光二极管等进行显示。
2、模块端口信号说明：输入信号：Clk_50m ---系统采样时钟clk -------待计数的时钟clr ---------异步清零信号，当clr=0，输出复位为0，当clr=1，正常计数ena---------使能控制信号，当ena=1，电路正常累加计数，否则电路不工作输出信号：q[6：0]---------驱动数码管，显示计数值的个位cout -----------1bit 数据，显示计数值向十位的进位COM-----------共阳级数码管,公共端（接地，参考开发板原理图3、以自顶向下的设计思路进行模块划分：整个系统主要设计的模块是：十进制计数模块和数码管驱动模块，由于实验板的按键为实现硬件防抖，则需要将按键输入的时钟clk，先通过消抖模块消抖后，再输出至后续使用。
1）十进制计数器模块设计输入: CLK -------待计数的时钟CLR ---------异步清零信号，当CLR =0，输出复位为0，当CLR =1，正常计数。
EN---------使能控制信号，当EN=1，电路正常累加计数，否则电路不工作输出：SUM[3:0]---------- 计数值的个位。
即，在CLK 上升沿检测到SUM=9 时，SUM 将被置0，开始新一轮的计数。
tc ------------计数值的十位进位，即：只有在时钟CLK 上升沿检测到SUM=9 时，TC将被置1，其余情况下TC=0;在设计中可以使用always，if-else-if语句实现，设计中注意不要在两个以上的always 模块中对同一个变量进行赋值，否则会产生多重赋值源（multi-source）的问题。
FPGA实验报告
FPGA实验报告一、实验目的本次实验的主要目的是了解和掌握FPGA的基本原理、主要特点和应用领域，以及学习使用HDL语言进行FPGA设计和开发。
二、实验器材和软件1.实验器材：FPGA开发板、计算机；2. 实验软件：Xilinx Vivado。
三、实验内容1.FPGA基础知识学习首先，我们学习了FPGA的基本原理和主要特点。
FPGA（Field Programmable Gate Arrays）即现场可编程门阵列，是一种可在现场进行编程和重新配置的集成电路。
与常规的固定功能集成电路相比，FPGA具有灵活性和可重构性的优势，因此在各种应用领域得到广泛应用。
2.VHDL语言学习在了解了FPGA基础知识后，我们开始学习使用HDL语言进行FPGA设计和开发。
HDL（Hardware Description Language）即硬件描述语言，是一种用于描述数字电路结构和行为的语言。
在本次实验中，我们主要学习了VHDL（VHSIC Hardware Description Language）语言的基础语法和常用结构，如组合逻辑和时序逻辑。
3.FPGA设计实验基于学习的FPGA和VHDL知识，我们进行了一系列的FPGA设计实验。
首先，我们设计了一个组合逻辑电路，实现了一个两输入AND门的功能。
然后，我们设计了一个时序逻辑电路，实现了一个简单的计数器，能够在每个时钟上升沿时进行计数。
四、实验结果与分析通过实验，我们成功地实现了一个两输入AND门和一个计数器电路。
经过仿真和综合，我们验证了设计的正确性和可行性。
从实验中，我们不仅掌握了FPGA的基本原理和主要特点，也学习了使用HDL语言进行FPGA设计和开发的基本方法。
通过自己动手实验，我们加深了对FPGA的理解，并提高了自己的实践操作能力。
五、实验总结通过本次实验，我们对FPGA的基本原理和主要特点有了更深入的了解，也掌握了使用HDL语言进行FPGA设计和开发的基本方法。
【实验】基于FPGA数字电路实验指导
【关键字】实验基于FPGA数字电路实验指导（修改稿）湖北科技学院计算机科学与技术学院编制工程技术研究院目录第一部分实验基础知识随着科学技术的发展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一门实践性很强的技术基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
因此，需要配有一定数量的实验，才能掌握这门课程的基本内容，熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力，树立科学的工作作风。
一.实验的基本过程实验的基本过程，应包括：确定实验内容、选定最佳的实验方法和实验线路、拟出较好的实验步骤、合理选择仪器设备和元器件、进行连接安装和调试、最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成器件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习、实验记录和实验报告等环节。
（一）实验预习认真预习是做好实验的关键。
预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果。
预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1.绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2.拟定实验方法和步骤。
3.拟好记录实验数据的表格和波形座标。
4.列出元器件单。
（二）实验记录实验记录是实验过程中获得的第一手资料。
尝试过程中所尝试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复尝试，找出原因。
实验记录应包括如下内容：1.实验任务、名称及内容。
2.实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
毕业设计(论文)-基于fpga的电路设置[管理资料]
![毕业设计(论文)-基于fpga的电路设置[管理资料]](https://img.taocdn.com/s3/m/e964cc9527d3240c8547ef07.png)
摘要FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC 设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，一个出厂后的成品FPGA的逻辑块的连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
本文设计的实验板目的就是验证所设计的电路的逻辑功能。
实验板以EP1C6Q240C8为主，配以存储器、数据配置、复位、实时时钟、I/O口分配、扩展接口、独立按键及LED、液晶显示、数码管显示、蜂鸣器和电源等功能电路。
而其中的独立按键及LED、液晶显示、数码管显示、蜂鸣器就是验证时的直接展现。
关键字：FPGA,硬件原理图，测验ABSTRACTFPGA（Field－Programmable Gate Array），It is based on the further development of the product of PAL、GAL、CPLD etc.. It is in the field of application-specific integrated circuit （ASIC）for a half customize the circuit, it solves the shortage, and custom circuit overcomes original programmable gate device limited number of faults. Now completed the above circuit design by the Hardware description language, can pass by the simple integrated and layout, rapid replication to test on FPGA, it is the mainstream of modern IC design verification. These can edit component can be used to achieve some basic logic gate(such as AND、OR、XOR、NOT ) or, more complex combination of some functions such as decoder or mathematical equations. In most of the FPGA, these can edit component also includes memory devices such as flip-flop or other more complete memory block. According to the system designer, through the FPGA links can edit the internal logic pieces together. One of the products of the factory, logical block of FPGA can be changed according to the designer, so the FPGA can complete the required logic functions.The purpose of this experimental plate is to verify that the logic function of circuit. The primary device is EP1C6Q240C8 on this experimental plate, use with the circuit of memory, Data configuration, reset, real-time clock, I/O port, expand interface, independent buttons and LED, LCD display, digital display, buzzers and power etc.. And that the independent buttons and LED, LCD display, digital display show directly of the checkoutKey Words: FPGA, Hardware diagram, quiz目录第1章绪论 (1)设计背景 (1)设计目的和意义 (2)论文的结构安排 (2)第2章 FPGA开发板原理图分析 (3)FPGA电路 (4)存储电路 (6)Flash存储器 (6)SRSM存储器 (7)SDRAM存储器 (8)配置电路 (9)复位电路 (11)时钟电路 (12)FPGA I/O口分配电路 (13)扩展接口电路 (13)外扩I/O口PACK2 (18)外设PACK接口电路 (18)FPGA扩展接口电路 (19)验证功能电路 (17)按键及LED电路 (17)蜂鸣器电路 (18)七段数码管显示电路 (18)液晶显示电路 (19)实时时钟电路 (19)电源电路 (24)系统电源电路 (24)FPGA电源电路 (25)第3章实验板的测验 (28)读取按键信号 (28)第4章结论 (27)参考文献 (28)致谢 (29)第1章绪论设计背景半导体技术一直遵循著名的摩尔定律持续地发展，回顾半导体的发展历史，当一种技术具有可编程特性时，它就会处于支配的地位。
《FPGA设计与应用》实验指导书全(Verilog版)
《FPGA设计与应用》实验指导书某某编武汉理工大学华夏学院2011年9月前言一、实验课目的数字电路与系统设计实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及FPGA的基本原理、基带传输系统的设计、Uart串口控制器电路的设计、PS/2接口的设计、VGA显示接口设计。
要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog语言的编程，掌握数字电路和系统的设计。
通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。
培养学生使用Basys 2开发板的能力以及运用实验方法解决实际问题的能力。
二、实验要求：1.课前预习①认真阅读实验指导书，了解实验内容；②认真阅读有关实验的理论知识；③读懂程序代码。
2.实验过程①按时到达实验室；②认真听取老师对实验内容及实验要求的讲解；③认真进行实验的每一步，观察程序代码与仿真结果是否相符；④将实验过程中程序代码和仿真结果提交给老师审查；⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。
3.实验报告①按要求认真填写实验报告书；②认真分析实验结果；③按时将实验报告交给老师批阅。
三、实验学生守则1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西；2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件；3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线；4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。
目录实验一Uart通用串口接口的设计 (4)实验二PS/2接口的设计 (28)实验三VGA显示接口设计 (30)附录一 basys 2开发板资料 (36)实验一 Uart串口控制接口电路的设计一、实验目的1.掌握分频模块的设计方法。
基于FPG模块化设计的数字电路实验平台研究
基于FPG模块化设计的数字电路实验平台研究数字电路是现代电子技术中不可或缺的一部分，广泛应用于计算机、通讯、医疗等各个领域。
为了帮助学生更好地掌握数字电路的知识和技能，实验教学显得尤为重要。
近年来，基于FPGA模块化设计的数字电路实验平台得到了广泛研究和应用。
一、FPGA简介FPGA（Field Programmable Gate Array）即现场可编程门阵列，是一种可编程逻辑器件。
与ASIC（Application-Specific Integrated Circuit）相比，FPGA具备灵活可编程、生产周期短、成本较低等优点，特别适合于小批量或个性化的应用。
此外，FPGA中还集成了大量的IO模块、内存模块、时钟管理模块等功能模块，可大大方便数字电路设计者进行系统设计。
二、FPGA模块化设计根据数字电路的设计思路，可以将大型电路系统分成多个功能模块，并通过不同的接口进行连接。
这种通过多个功能模块构成大型电路的方式即为模块化设计。
在FPGA的设计中，通常将每个功能模块设计为一个IP核，然后把这些IP核整合到一个系统级设计中，达到模块化设计的目的。
通过模块化设计，可以使数字电路设计更高效，更灵活。
例如，在一个数字系统中，如果需要修改其中的某些模块功能，只需要修改对应的IP核代码，而不必对整个系统重新设计和实现。
此外，采用模块化设计还可以避免系统级设计中各个部分之间的耦合性，从而提高系统的可维护性和可靠性。
三、基于FPGA的数字电路实验平台基于FPGA的数字电路实验平台是一种数字电路实验教学设备，经过数字电路课程和实验的学生可以熟悉数字电路的基本概念、设计思路以及实现方法。
数字电路实验平台通常由一个FPGA开发板、各种数字电路功能模块、电源等部件构成。
学生可以通过硬件设计、调试和实验操作来实践数字电路的设计和实现。
数字电路实验平台相对于传统的数字电路实验教学方式具有以下优点：1、实验教学为主体数字电路实验平台可以帮助学生通过实践来掌握数字电路的设计和实现方法，不仅可以更加深入理解理论知识，而且能够锻炼问题解决的能力。
基于FPGA的数字电路实验教学的探讨
摘
要 ： 文 阐述 了Ｆ Ｇ 在 数 字 电路 实验 教 学 中的 重要 本 ＰＡ
地 位 和 作 用 采 用 基 于ＶＨＤＬ 模Ｎ计 数 器设 计 体 现 数 字 电路 的 设 计 由硬 件 设 计 向软 件 化 发 展 的新 思路 ． 明 了应 用 Ｆ Ｇ 技 表 Ｐ Ａ
器 件 功 能 较 为 单 一 ， 以 实 现 复 杂 的数 字 电路 。采 用 Ｆ Ｇ 设 难 ＰＡ 计 硬 件 电路 ， 于 比较 复 杂 的 硬 件 实 验 ． 必 编 写逻 辑 表 达 式 对 不 和真值表 ， 降低 了设 计 难 度 ． 短 了设 计 周 期 。也 不 必 用 通 用 缩 的逻 辑 元 器 件 来 构 成 逻 辑 电 路 ， 是 直 接 用 语 言 描 述 其 功 能 ， 而 根 据 电 路 的 不 同 需 要 自行 设 计 专 用 功 能 模 块 ．从 而 实 现 了 “ ” 件 设计 ， 低 了研 发 成 本 。 程 序 具 有 良好 的 可读 性 ， 软 硬 降 支 持 对 已有 设计 的再 利 用 。 且 电路 的设 计更 数 字 电路 实验 时 有 效 地提 高 现代 化 电 子设 计 能 力 ． 发 学 习兴 趣 ． 高教 学质 量 。 激 提 关键 词 ：Ｐ Ａ Ｖ Ｄ Ｆ Ｇ Ｈ Ｌ 模 Ｎ 数 器 数 字 电路 实验 教 学 计
基于FPGA的多路数字信号检测电路实验研究
２ ０ 年第 期 ０８ ３
中图分类号 ：Ｎ １ Ｔ９ １ 文 献标 识码 ： Ａ 文章编号 ：０９ ５ ２２ｏ ）３ ０ ５ ３ １０ —２５ （０８ ０ —０ ８ —０
基 于 Ｆ Ｇ 的 多 路 数 字 信 号 检 测 电路 实 验 研 究 ＰＡ
维普资讯
同频率 段 的测 量 。采用状 态机 来实现 数据 选择器 的 功能 增加 了电路 的灵 活 性 ， 而提 升 了电路 的 自适 从
应能 力 。
一
个周期内， 厂 计数值为 Ⅳ ， 计数值为 ／ ， 若 Ｊ ２ ／ ｖ 则 ２
（ ａ ｂｎＤ ｉ ｒｓ ｏ ｐ Ｈ ｒ ｉ ５ ０ ８ Ｃ ｉａ Ｈ ｒ ｉ ａ ｙＰ ｅｓ ｌ Ｇｒ ｕ ， ａ ｂ １ ０ １ ， ｈ ） ｎ ｎ
Ａｂ ｔ ａ ｔ Ｔｈｓ ｐ ｐ ｒｄ ｓ ｒｂ ｓ ａｐ ａ ｅ ｍｅｅ ａ ｅ ｎ ＦＰ ｓｒ ｃ ： ｉ ａ ｅ ｅ ｃ ｉｅ ｈ ｓ — ｔｒｂ ｓ ｄ ０ ＧＡ ．Ａｓｔ ｕｏ ｔ ａ ｕ ｉ ｇｒ ｎ ｅ ｉ ｅ ｉｎ ｄ ｈｅａ ｔｍａ ｉ ｍｅ ｓ ｒｎ ａ ｇ，ｓｄ ｓｇ ｅ ｃ ｉ ｈ ｉｃ ｉ，ｉ ｇ ｔ ｈ ｄ ａ ａ ｅ ｓ ｃ ｓｈｇ ｒ ｃｓｏ ｎ ｔ ｅｃｒ ｕ ｔ ｔ ｅｓｔｅ ａ ｖ ｎｔｇ ｕ ｈ ｆ ｉｈ ｐ ｅ ｉｉｎ，ｇｘ ｓａ ｉ ｔ ｔ ｍａｌｖ ｌ ｍｅ，Ｂ ｓｄ ｏ ｈ ｓ ｌ 【ｄ ｔｂｌ ｙ ｗｉ ａｓ ｌ ｏｕ ｉ ｈ ａ ｅ ｎ ｔ ｅｅ ａ ｖ ｎ ａ ｅ ，ｔ ｉ ｅ ｉ ａ ｎ ａ ａ ｉｇ ｉ ｒｃ ｉｅ ， ｄ ａ ｔｇ ｓ ｈ ｓｄ ｓｇ ｈ ｓ ａ ｇ＇ ｔｍｅ ｎ ｎ ｐ ａ ｔ ｓ ｎ ｅ ｎ ｃ Ｋｅ ｒ ｓ： Ｆ ｙ ｗｏ ｄ ＰＧＡ； ｆｅ ｕ ｎ ｙ ｍｅ ｓ ｒ ｍｅ ｔ ｐ ａ ｅ ｍｅｅ ； ａ ｔｍａｉ ａ ｕ ｉｇ ｒ ｎ ｅ ｒ ｑ ｅ ｃ ａ ｕ ｅ ｎ ； ｈ ｓ — ｔｒ ｕｏ ｔｃｍｅ ｓ ｒ ａ ｇ ｎ
基于FPGA的数字电路实验报告
·4位累加器
1.设计方案
需要用两个模块，一个用来进行保存工作，即累加器，另一个用来实现数据相加，即加法器。这样即可每次把数据加到总和里，实现累加器的工作。
2.原理说明及框图
基本原理为书上的结构图。只要实现了两个主要模块，再用线网连接即可。
State1
0
0
State1
State10
State1
0
0
State10
Empty
State101
0
0
State101
State1010
State1
0
0
State1010
Empty
Empty
0
1
经过状态化简，上面状态已经为最简状态。
状态装换图：
在用HDL代码实现时，利用always块和case语句实现有限状态机。
答：用两个异或门，比较计数器的输出与一个加数的大小，若相等时则输出低电平到累加器的使能端，则可停止累加。
实验9序列检测器的设计
·实验目的
掌握利用有限状态机实现时序逻辑的方法。
1实验原理：
有限状态机（FSM）本质上是由寄存器和组合逻辑电路构成的时序电路。次态由当前状态和输入一起决定，状态之间的转移和变化总是在时钟沿进行。有限状态机分为Moore型和Mealy型。Moore型有限状态机输出仅由当前状态决定；Mealy型有限状态机输出由当前状态和输入同时决定。
·思考题
1.给出锁存器的定义，它与边沿触发器的区别是什么？
答：锁存器是一种对脉冲电平敏感的存储单元电路,它可以在特定输入脉冲电平作用下改变状态。边沿触发器只有在固定的时钟上升沿或者下降沿来临时改变状态。可以通过锁存器实现边沿触发器。
基于FPGA的简易数字频率计
基于FPGA的简易数字频率计第一篇：基于FPGA的简易数字频率计EDA 简易数字频计设计性实验 2008112020327 ** 电子信息科学与技术物电电工电子中心2009年5月绘制2008．6．10 湖北师范学院电工电子实验教学省级示范中心电子版实验报告简易数字频率计设计一．任务解析通过对选择题的分析，认为该简易数字频率计应该能达到以下要求：1．准确测出所给的方波信号的频率（1HZ以上的信号）。
2．在显示环节上，应能实现高位清零功能。
3．另外还有一个总的清零按键。
二．方案论证本实验中所做的频率计的原理图如上图所示。
即在一个1HZ时钟信号的控制下，在每个时钟的上升沿将计数器的数据送到缓冲器中保存起来，再送数码管中显示出来。
第2页，共11页湖北师范学院电工电子实验教学省级示范中心电子版实验报告在本实验中，用到过几中不同的方案，主要是在1HZ时钟信号的选择和计数器清零环节上：1．在实验设计过程中，考滤到两种1HZ时钟信号其波形如下图所对于上术的两种波形，可以调整各项参数来产生两种1HZ时钟信号。
最后通过实验的验证发现第二种波形对于控制缓冲器获得数据和控制计数器清零更易实现。
并且，用第二种波形做为时钟信号，可以在很短的高电平时间内对计数器清零，在低电平时间内让计数器计数，从面提高测量的精度。
而用第一种波形则不易实现这个过程。
2．在计数器的清零过程中，也有两个方案，分别是能通过缓冲器反回一个清零信号，另一个是在时钟的控制下进行清零。
最终通过实验发现，用时钟进行清零更易实现。
因为如果用缓冲器反回一个清零信号，有一个清零信号归位问题，即当缓冲器反回一个低电平清零信号时，计数器实现清零，但不好控制让缓器冲的清零信号又回到高电平，否则计数器就一直处于清零状态面不能正常计数了。
三．实验步骤通过上分析后，实验分为以下几步：1．1HZ时钟信号的产生（产生该信号的模块如下）：module ones(clk,clkout);input clk;output clkout;parameter parameter N=24000000;n=24;第3页，共11页湖北师范学院电工电子实验教学省级示范中心电子版实验报告reg [n:0]cnt;reg clkout;always @(posedge clk)begin if(cnt==N)else end endmodule begin cnt=0;clkout=1;clkout=0;endend begin cnt=cnt+1;最终产生的信号的波形：2．计数模块。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录第一部分实验基础知识 (1)一.实验的基本过程 (1)二.实验中操作规范和常见故障检查方法 (2)三、DE2-115型数字系统综合实验平台简介 (4)四、Quartus ii 10.0在本实验中的使用 (11)第二部分实验 (19)实验一门电路逻辑功能与测试 (19)实验二译码器和数据选择器及其应用 (25)实验三编码器实验 (29)实验四全加器及其应用 (34)实验五组合逻辑电路设计 (37)实验六触发器逻辑功能及测试 (41)实验七计数器的测试及应用 (44)实验八移位寄存器实验 (47)实验九综合数字电路设计实验 (50)第一部分实验基础知识随着科学技术的发展，数字电子技术在各个科学领域中都得到了广泛的应用，它是一门实践性很强的技术基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。
因此，需要配有一定数量的实验，才能掌握这门课程的基本内容，熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力，树立科学的工作作风。
一.实验的基本过程实验的基本过程，应包括：确定实验内容、选定最佳的实验方法和实验线路、拟出较好的实验步骤、合理选择仪器设备和元器件、进行连接安装和调试、最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成器件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习、实验记录和实验报告等环节。
（一）实验预习认真预习是做好实验的关键。
预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果。
预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1.绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2.拟定实验方法和步骤。
3.拟好记录实验数据的表格和波形座标。
4.列出元器件单。
（二）实验记录实验记录是实验过程中获得的第一手资料。
测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。
实验记录应包括如下内容：1.实验任务、名称及内容。
2.实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
3.记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
4.实验中实际使用的仪器型号和编号以及元器件使用情况。
（三）实验报告实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。
实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。
报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：1.实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。
2.实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应充分利用专用实验报告简易座标格，并且三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。
3.实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象、结论加以讨论，以便进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。
二.实验中操作规范和常见故障检查方法实验中操作的正确与否对实验结果影响甚大。
因此，实验者需要注意按以下规程进行。
1.搭接实验电路前，应对仪器设备进行必要的检查校准，对所用集成电路进行功能测试。
2.搭接电路时，应遵循正确的布线原则和操作步骤（即要按照先接线后通电，做完后，先断电再拆线的步骤）。
3.掌握科学的调试方法，有效地分析并检查故障，以确保电路工作稳定可靠。
4.仔细观察实验现象，完整准确地记录实验数据并与理论值进行比较分析。
5.实验完毕，经指导教师同意后，可关断电源拆除连线，整理好放在实验箱内，并将实验台清理干净、摆放整洁。
布线原则和故障检查时实验操作的重要问题。
(一)布线原则：应便于检查、排除故障和更换器件。
在数字电路实验中，有错误布线引起的故障，常占很大比例。
布线错误不仅会引起电路故障，严重时甚至会损坏器件，因此，注意布线的合理性和科学性是十分必要的，正确的布线原则大致有以下几点：1.接插集成电路芯片时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻用力将芯片插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。
2.不允许将集成电路芯片方向插反，一般IC的方向是缺口（或标记）朝左，引脚序号从左下方的第一个引脚开始，按逆时钟方向依次递增至左上方的第一个引脚。
3.导线应粗细适当，一般选取直径为0.6～0.8mm的单股导线，最好采用各种色线以区别不同用途，如电源线用红色，地线用黑色。
4.布线应有秩序地进行，随意乱接容易造成漏接错接，较好的方法是接好固定电平点，如电源线、地线、门电路闲置输入端、触发器异步置位复位端等，其次，在按信号源的顺序从输入到输出依次布线。
5.连线应避免过长，避免从集成器件上方跨接，避免过多的重叠交错，以利于布线、更换元器件以及故障检查和排除。
6.当实验电路的规模较大时，应注意集成元器件的合理布局，以便得到最佳布线，布线时，顺便对单个集成器件进行功能测试。
这是一种良好的习惯，实际上这样做不会增加布线工作量。
7.应当指出，布线和调试工作是不能截然分开的，往往需要交替进行，对大型实验元器件很多的，可将总电路按其功能划分为若干相对独立的部分，逐个布线、调试（分调），然后将各部分连接起来（联调）。
(二)故障检查实验中，如果电路不能完成预定的逻辑功能时，就称电路有故障，产生故障的原因大致可以归纳以下四个方面：1.操作不当（如布线错误等）2.设计不当（如电路出现险象等）3.元器件使用不当或功能不正常4.仪器（主要指数字电路实验箱）和集成器件本身出现故障。
因此，上述四点应作为检查故障的主要线索，以下介绍几种常见的故障检查方法：1.查线法：由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。
应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路是否插牢、集成电路是否插反等。
2.观察法：用万用表直接测量各集成块的V cc端是否加上电源电压；输入信号、时钟脉冲等是否加到实验电路上，观察输出端有无反应。
重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出是否是插座板、集成块引脚连接线等原因造成的故障。
3.信号注入法在电路的每一级输入端加上特定信号，观察该级输出响应，从而确定该级是否有故障，必要时可以切断周围连线，避免相互影响。
4.信号寻迹法在电路的输入端加上特定信号，按照信号流向逐级检查是否有响应和是否正确，必要时可多次输入不同信号。
5.替换法对于多输入端器件，如有多余端则可调换另一输入端试用。
必要时可更换器件，以检查器件功能不正常所引起的故障。
6.动态逐线跟踪检查法对于时序电路，可输入时钟信号按信号流向依次检查各级波形，直到找出故障点为止。
7.断开反馈线检查法对于含有反馈线的闭合电路，应该设法断开反馈线进行检查，或进行状态预置后再进行检查。
以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接接到0—1显示器上检查，若逻辑开关无输出，或单次CP无输出，则是开关接触不好或是内部电路坏了，一般就是集成器件坏了。
需要强调指出，实验经验对于故障检查是大有帮助的，但只要充分预习，掌握基本理论和实验原理，就不难用逻辑思维的方法较好地判断和排除故障。
三、DE2-115型数字系统综合实验平台简介DE2-115型数字系统综合实验平台是以FPGA芯片数数主的可进行数字逻辑、微机原理、接口技术等数字技术的课程实验。
本实验通过所需完成数字逻辑的器件配置图来配置FPGA核心芯片完成相关的逻辑功能。
1、DE2-115型数字综合实验平台（实验板）介绍FPGA核心芯片“”，配置方式有TJAG和AS模式两种，配置控制芯片为EPCS64，使用USB Blaster进行在线配置。
系统上电后不断进行自检。
（1）拨动开关（SW）与FPGA引脚对应关系（2）按钮开关（KEY）与FPGA引脚对应关系（3）LED指示灯与FPGA引脚对应关系（4）数码管与FPGA引脚对应关系3、DE2-115下载器连接与配置（1）配置Cyclone IV E FPGA芯片在Quartus II 软件使用简介中，我们已经介绍了如何从PC 下载一个硬件电路到DE2-115 开发板。
这份使用说明书可以在DE2-115 系统光盘里面的DE2_115_tutorials 目录下面找到。
用户应该首先仔细阅读这份说明书，而把以下的介绍作为简短的参考。
DE2-115 开发板包含一个存储有Cyclone IV E FPGA 芯片配置数据的串行配置芯片。
每次开发板上电的时候，芯片里面的配置数据会自动从配置芯片加载到FPGA 芯片。
使用Quartus II软件，用户可以随时重新配置FPGA，并可以改变存储在非易失性串行存储器芯片（EPCS）里面的数据。
下面分述两种不同的配置方式：1）JTAG 编程：这种下载方式-名字起源于IEEE 标准，联合测试行动组-会把配置数据直接加载到Cyclone IV E FPGA 芯片。
FPGA 芯片会保持这些配置信息直到芯片掉电。
2）AS 编程：这种下载方式被叫称作串行主动编程，它会下载配置数据到Altera EPCS64 芯片。
它将配置数据保存在非易失性器件中，即使DE2-115 开发板掉电，数据也不会丢失。
在每次开发板上电的时候，EPCS64 芯片里面的数据会自动加载到Cyclone IV E FPGA 芯片。
（2）DE2-115 开发板上的JTAG 链当使用JTAG 接口配置FPGA 芯片的时候，DE2-115 上的JTAG 链必须形成一个回路，这样Quartus II 软件才可以正确检测到JTAG 链上的FPGA/CPLD 器件。
给出了DE2-115 开发板上的JTAG 链。
短接JP3 上的第一、二引脚会旁路HSMC 接头的JTAG信号，直接在DE2-115 上形成JTAG 回路，这样只有DE2-115上的FPGA 器件（Cyclone IV E）才可以被Quartus II 软件检测到。