数字逻辑设计课题

2.1 原理图方式设计3-8译码器

一、设计目的

1、通过设计一个3-8译码器，掌握组合逻辑电路设计的方法。

2、初步了解QuartusII采用原理图方式进行设计的流程。

3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。

二、设计原理

三、设计内容

四、设计步骤

1、建立工程文件

1）双击桌面上的Quartus II的图标运行此软件。

开始界面

2）选择File下拉菜单中的New Project Wizard，新建一个工程。如图所示。

新建工程向导

3）点击图中的next进入工作目录。

新建工程对话框

4）下图第一个输入框为工程目录输入框，用来指定工程存放路径，建议可根据自己需要更改路径，若直接使用默认路径，可能造成默认目录下存放多个工程文件影响自己的设计，本步骤结束后系统会有提示（当然你可不必理会，不会出现错误的）。第二个输入框为工程名称输入框。第三个输入框为顶层实体名称输入框，一般情况下保证工程名称与顶层实体名称相同。设定完成后点击next。

指定工程路径、名称

5）设计中需要包含的其它设计文件，在此对话框中可不做任何修改，直接点击next。

工程所需其它文件对话框

6）在弹出的对话框中进行器件的选择。在Device Family框中选用Cyclone II，然后在Available device框中选择EP2C35F484C8（根据实际情况选择）,点击next

进入下一步。

器件选择界面

7）下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具，暂时不作任何选择，在对话框中按默认选项，点击next。

第三方EDA工具选择

8）出现新建工程以前所有的设定信息后，点击finish完成新建工程的建立。

工程信息

2、建立图形设计文件

1）在创建好设计工程后，选择File下拉菜单中New菜单。

工程下新建设计文件

2）在New对话框中选择Device Design Files页下的Block Diagram/Schematic File，点击OK，出现原理图编辑窗口。

建立Block Diagram/Schematic File

原理图编辑界面

图形编辑器

3）在图形编辑器窗口的工作区双击鼠标左键，或点击图中的符号工具按钮，用鼠标点击单元库前面的“+”号，展开元件库，选择所需要的元器件，点击OK 按钮，所选的符号将显现在图形编辑器的工作区域。

元件库对话框

选择所需的元件

用库元件按原理图完成设计

设计好的原理图顶层文件

4）完成图形编辑的输入后，需要保存设计文件，该原理图文件作为本设计的

顶层文件，注意顶层文件的名称要与工程名一致。

保存顶层文件

3、对设计文件进行编译

点击菜单栏中的Start compiler按钮进行设计文件的全编译。如果文件有错，在软件的下方会提示错误的原因和位置。整个编译完成，软件会提示编译成功。

编译

4、对设计文件进行仿真

1）创建一个波形文件，在File下拉菜单中选择New，选取对话框的Other File 标签下的VectorWaveform File，点击OK，打开一个空的波形编辑器窗口。

建立一个仿真波形文件

波形文件设置界面

2）加入输入、输出端口，在波形编辑器窗口的左边端口名列表区双击，在弹

出的菜单中选择Node Finder按钮。

Insert Node or Bus对话框

3）出现Node Finder界面后，在Filer列表中选择Pins：all，点击List，在Node Finder窗口出现所有的信号名称，点击中间的“》”按钮则Selected Nodes

窗口下方出现被选择的端口名称，点击OK。

Node Finder对话框

Node or Bus 其他设置（暂不设置时点击OK）

波形编辑器中已加入的端口

5）制定输入端口的逻辑电平变化，最后保存该仿真波形文件，文件名与工程名相同。

波形编辑器工具栏

编辑输入端口波形

保存波形文件

6）进行仿真设置。在软件中选择Assignments 下拉菜单下的setting命令，

打开仿真器设置窗口。

设置菜单

选择Simulator Settings页面下的simulator mode下的Funtional，即做功能仿真，（也可选择simulator mode下的Timing，即做时序仿真，则下面的产生功能仿真网表文件可以跳过，直接Start simulation）然后点击OK即可。

仿真设置

功能仿真（or时序仿真）设置

然后产生功能仿真网表文件，选择Processing下拉菜单下Generate Function Simulation，产生功能仿真网表；

产生功能仿真网表（功能仿真必做，时序仿真不需要该步）点击开始仿真的START按钮开始进行仿真：

运行仿真后的仿真结果

5 引脚分配

6 完整工程的编译

7 下载到目标器件

1）下载设置

2）下载

五、实验现象

3 基于FPGA的数字逻辑设计课题

3.1 课题一移位寄存器结合３－８译码器点亮LED

一、内容：移位寄存器设计；用基本门电路实现３-８译码器；设计简单的FPGA外围电路

二、原理

1，移位寄存器

2，3-8译码器

三、设计指南

1，原理图

图用D触发器构建移位寄存器

r[2..0] 的内容向右移位，din值移入最高位