组合逻辑电路习题解答
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]、Z=0A、1时A3.3所示。
P3.4所示。
M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。
[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。
第5章课后习题参考答案
第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。
（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。
（1）实现4变量一致电路。
（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。
1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。
水箱中设置了3个水位检测元件A、B、C，如图（a）所示。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
第十一章组合逻辑电路习题及答案
第十一章组合逻辑电路习题及答案一、填空题1、数字电路中的逻辑电路按功能可分为电路和电路两种类型。
2、组合电路的特点：输出状态仅仅取决于输入值的组合，而与无关。
3、电路结构看，组合电路具有两个特点：（1）电路由电路组成，不包含任何元件，（2）电路中不存在任何回路。
4、电路的分析，是根据给定的电路，写出表达式，并以此来描述它的，确定对于的关系。
5、不考虑进位输入，只将本位两数相加，称为。
6、组合逻辑电路的分析，一般按以下步骤进行：第一步：根据给定的逻辑电路，写出。
第二步：化简逻辑电路的。
第三步：根据化简后的逻辑函数表达式列。
第四步：描述。
7、当两个本位数相加，再考虑进位数时，叫。
8、全加器有个输入，个输出。
9、全加器一个输出为，另一个输出为。
10、全加器的本位和输出表达式S n= ,进位输出表达式C n= 。
11、一个输出N位代码的二进制编码器，可以表示种输入信号。
12、二进制编码器是将输入信号编成的电路。
13、二进制译码器是将翻译成相对应的的电路。
14、二一十进制编码器是将，分别编成对应的的电路。
15、二一十进制译码器是将翻译成相对应的。
二、选择题1、组合电路的输出取决于（）A、输入信号的现态B、输出信号的现态C、输入信号的现态和输出信号变化前的状态2、3线—8线译码器电路是（）A、3位二进制B、三进制C、三--八进制3、七段数码显示译码电路应有（）个输出端。
A、8个B、7个C、16个4、译码电路的输出量是（）A、二进制代码B、十进制数C、某个特定的控制信息5、译码器可以将（）的状态翻译成相应的输出信号。
A、输入代码B、输入数字C、输入信号D、输入脉冲6、七段字符显示器电路中a、b、c、d、g段发光是显示数字（）。
A、6B、5C、4D、37、如图所示，BA为（）。
A、00B、01C、10D、118、一个四输入端的与非门，它的输出有（）种状态。
A、1B、2C、4D、169、能实现对两个一位二进制数及低位的进位数进行加法运算的电路称为（）。
(完整版)组合逻辑电路习题及答案.
1.组合电路如图所示，分析该电路的逻辑功能。
解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。
正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。
输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。
列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。
组合逻辑电路习题解答
习题写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能分析图所示电路，写出输出函数F 。
习题图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题图解：（1）ABD BC CD ABD BC CD L ++=••= （2）A C & && & L B A =1 =1 =1FF A B ? ?? ? ? F B A(3)根据真值表可知，四个人当中C 的权利最大。
分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)(3)当S 1S 0=00和S 1S 0=11S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。
(2)A 10电路逻辑功能为：“判输入ABC 是否相同”电路。
已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题图 解：（1）根据波形图得到真值表：C AB BC A C B A F ++=、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
第4章 组合逻辑电路 课后答案
第4章[题4.1]．分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图P4.2解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题4.3] 分析图P4.3电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题4.4] 图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[题4.5] 用与非门设计四变量的多数表决电路。
组合逻辑电路练习题及问题详解.
第三章 组合逻辑电路练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7 011 1 0010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1BCD ACD ABD ABC ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
组合逻辑电路复习习题及答案
第四章组合逻辑电路3.1 基本要求1、熟练掌握组合逻辑电路的分析方法和设计方法。
2、熟练掌握编码器、译码器、数据选择器、加法器、减法器、数值比较器的原理及逻辑功能。
3、掌握译码器、编码器、数据选择器、加法器、数值比较器的扩展方法。
4、掌握用译码器、数据选择器进行组合逻辑电路设计的方法。
3.2自测题一、填空题1．数字电路分逻辑电路和逻辑电路两大逻辑电路。
2．组合逻辑电路当前的输出取决于当前时刻的，与无关。
3．半导体数码显示器的内部接法有两种形式：共接法和共接法。
4．对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。
5．消除竟争冒险的方法有、、等。
二、选择题1．在下列逻辑电路中，不是组合逻辑电路的有。
A.译码器B.编码器C.全加器D.寄存器2．若在编码器中有50个编码对象，则要求输出二进制代码位数至少为位。
A.5B.6C.10D.503.一个8选1的数据选择器，其地址输入（选择控制输入）端有个。
A.1B.3C.4D.84.一个8选一数据选择器的数据输入端有个。
A.1B.2C.3D.4E.85．八路数据分配器，其地址输入端有个。
A.1B.2C.3D.4E.86. 四选一数据选择器如图1所示，该电路实现的逻辑函数F= 。
A．A+B B. A C. AB+A B D. A+AB7．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器三、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（）2.编码与译码是互逆的过程。
（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（）4.液晶显示器的优点是功耗极小、工作电压低。
（）5.液晶显示器可以在完全黑暗的工作环境中使用。
（）四、思考题1、数据选择器输入数据的位数和输入地址的位数之间应满足怎样的定量关系？2、串行进位加法器和超前进位加法器有何区别？它们各有何优缺点？3、竞争-冒险现象产生的原因？如何消除竞争-冒险现象？2.3自测题答案一、填空题1．组合时序；2.输入历史状态；3.阴阳；4. 低5. 接入滤波电容引入选通脉冲.修改逻辑设计二、选择题1.D2. B3.B4.E5.E6.A7.AB三、判断题1．×2。
组合逻辑电路练习题及答案
组合逻辑电路练习题及答案一.填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。
2．任意两个最小项之积为0，任意两个最大项之和为1。
3．对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+CAAB=，但这F+AAB 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为AA+。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。
5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。
二.选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d。
a. PROM；b. E2PROM；c. EPROM；d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。
a. 机械式；b.电磁式；c. 分立元件式；d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。
a. 触发器；b. 译码器；c. 移位寄存器；d. 计数器；e. 加法器；f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（）2. 编码器在任何时刻只能对一个输入信号进行编码。
（）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（）4. 编码和译码是互逆的过程。
（）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）6. 3位二进制编码器是3位输入、8位输出。
（）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
组合逻辑电路分析与设计习题解答
A
B
C
D
F
A
B
C
D
F
0
0
0
0
0
1
0
0
0
0
0
0
0
101来自001
0
0
0
1
0
0
1
0
1
0
0
0
0
1
1
0
1
0
1
1
1
0
1
0
0
0
1
1
0
0
0
0
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
组合逻辑电路设计（1）
A
B
C
D
组合逻辑电路分析（3）
F ABCD ABC D ABCD ABC D ABCD ABC D ABCD ABC D
CD
AB
00
01 11
10
00
1
1
01
1
1
11
1
1
10
1
1
组合逻辑电路分析（3）
F ABCD ABC D ABCD ABC D ABCD ABC D ABCD ABC D
电路功能： 在ABC取值中，若1
的个数为奇数，则输出 S为1；
在ABC取值中，若1 的个数为两个或三个， 则输出C为1；
组合逻辑电路习题解答
A
=1
&
B
=1
=1
L
S1
S0
习题 4.5 图
解：（1） L = A ⊕ S1 • B ⊕ S1 ⊕ S0 = ( A ⊕ S1 + B ⊕ S1 ) ⊕ S0
=C+D+ A+B+C+ A+B+C+B+D
即可用或非门实现。
（3） 由上步可继续做变换：
F = CD + ABC + ABC + BD
根据最简与或非式画出用与或非门实现的最简逻辑电路。（图略）
4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入 信号为高电平时，输出为高电平，否则为低电平。要求画出真值表和电路图。 解：（1）根据题意，设输入逻辑变量为 A、B、C，输出逻辑变量为 F，列出真值表为：
F = BC D + AD + BC D + ABC = BC D + AD + BC D + ABC = BC D • AD • BC D • ABC
根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
(2 ）由上述卡偌图还可得到最简或与表达式：
F = (C + D)( A + B + C)( A + B + C)(B + D)
习题
4.1 写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题 4.1 图
组合逻辑电路习题答案
第3章 组合逻辑电路试分析图所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
(b)(c)(a)A B C DL=1=1=1C2L 1L 2L 3图 题图解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕=图c ：B A B A L BA AB B A B A L BA B A L =+=+=+++==+=321由逻辑函数表达式列写真值表：ABCDL0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0A B CL 1L 20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1A BL 1L 20 0 0 1 0L 30 1 0 0 11 0 1 0 01 1 0 1 0由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A<B.设有四种组合逻辑电路，它们的输入波形（A 、B 、C 、D ）如图所示，其对应的输出波形分别为W 、X 、Y 、Z ，试分别写出它们逻辑表达式并化简。
D C BA W X Y Z输入输出图 题图解：BAC A CD B C A C D W +++=AC AC D CBAA CD A B B D X +++=BD AC D CB D B C D Y ++=BC D AB D DBA CA CB D Z +++=D C B A W X Y Z输入输出B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()(A C D CB D BCD Y DCBA ++==∑)10,8,7,6,1,0()(CB D DBA A B D CA Z DCBA +++==∑)15,13,12,11,8,7,6,5()(X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路旳特点？从电路构造上看，组合电路只由逻辑门构成,不涉及记忆元件,输出和输入之间无反馈。
任意时刻旳输出仅仅取决于该时刻旳输入，而与电路本来旳状态无关,即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么?若不考虑有来自低位旳进位将两个1位二进制数相加，称为半加。
两个同位旳加数和来自低位旳进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器旳工作特点？编码器旳工作特点：将输入旳信号编成一种相应旳二进制代码，某一时刻只能给一种信号编码。
译码器旳工作特点:是编码器旳逆操作，将每个输入旳二进制代码译成相应旳输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题?中规模组合电路旳输入与输出信号之间旳关系已经被固化在芯片中,不能更改,因此用中规模组合电路实现组合逻辑函数时要对所用旳中规模组合电路旳产品功能十分熟悉,才干合理地使用。
３-5 什么是竞争-冒险？产生竞争－冒险旳因素是什么？如何消除竞争-冒险？在组合逻辑电路中,当输入信号变化状态时,输出端也许浮现虚假信号----过渡干扰脉冲旳现象,叫做竞争冒险。
门电路旳输入只要有两个信号同步向相反方向变化,这两个信号通过旳途径不同,达到输入端旳时间有差别，其输出端就也许浮现干扰脉冲。
消除竞争－冒险旳措施有:接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图3．５５所示各组合逻辑电路旳逻辑功能。
解: (ａ）图 (1) 由逻辑图逐级写出体现式：)()(D C B A Y ⊕⊕⊕=(2） 化简与变换:令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=（3）由体现式列出真值表，见表３.1。
输入中间变量 中间变量输出 A B C Ｄ Y 1 Y 2 Y 0 0 0 0 0 0 0 1 ０ ０ 1 ０ 0 0 1 0 0 0 ０ 1０ 1 １ 0 ０0 １ １ 0 1(４)分析逻辑功能:由真值表可知，该电路所能完毕旳逻辑功能是:判断四个输入端输入1旳状况，当输入奇数个１时,输出为1，否则输出为0。
组合逻辑电路习题及参考答案
组合逻辑电路习题及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态 有关。
2．共阳极的数码管输入信号的有效电平是 低 电平。
二、选择题：1.组合电路的输出取决于（ a ）。
a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 （ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为 （ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指 （ a ） a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由 （ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。
（对） 2. 组合逻辑电路中的每一个门实际上都是一个存储单元。
（错）四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。
F AB CD =+F AB CD =*解： (a)（b (a)真值表(b)真值表2．化简下列逻辑函数① ② ③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
A ．加法器B ．编码器C ．数据选择器D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。
A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
A ．B A F = B ．0101B B A A F ++=D ．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。
A ．010B ．001C ．100D ．01118．实现两个四位二进制数相乘的组合电路，应有 个输出函数。
A ． 8 B ．9 C ．10 D ．11 19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。
A ．2 B ．3 C ．4 D ．520．在图T3.20中，能实现函数C B B A F +=的电路为 。
（a ） （b ） （c ）图T3.20A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
图P3.1解： CO =AB +BC +AC 真值表电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。
图P3.2解：（1）逻辑表达式ABC P =1，ABC B BP P ==12，ABC A AP P ==13，ABC C CP P ==14 （2）真值表（3）功能从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。
故这种电路称为“不一致”电路。
6．试设计一个全减器组合逻辑电路。
全减器是可以计算三个数X 、Y 、BI 的差，即D =X -Y -CI 。
当X ＜Y +BI 时，借位输出BO 置位。
解：设被减数为X ，减数为Y ，从低位来的借位为BI ，则1位全减器的真值表如图 (a)所示，其中D 为全减差，BO 为向高位发出的借位输出。
（1）真值表由卡诺图得 电路图7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。
（2）根据真值表分别画出输出变量G 3，G 2，G 1，G 0的卡诺图，如图4.1.2-12所示。
化简后，得33B G =，232B B G ⊕=，121B B G ⊕=，010B B G ⊕=（3）由逻辑表达式得电路实现，如图所示。
11．试用卡诺图法判断逻辑函数式Y （A ，B ，C ，D ）=∑m （0，1，4，5，12，13，14，15）是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。
解：卡诺图如图（a ）所示。
最简逻辑函数式为：此函数存在逻辑险象。
只要如图所示增加冗余项C B 即可，逻辑式变为： 用与非门构成的相应电路如图 (b)所示。
（a ） （b ）12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ，求Y 的无竞争冒险的最简与-或式。
解：卡诺图如图所示：上式中C B A 为冗余项，以消除竞争冒险。
13．某一组合电路如图P3.13所示，输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合。
分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。
图P3.13解：解法1：从逻辑图得到以下表达式： 根据表达式得到卡诺图：但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。
可以通过相切点位置增加一个乘积项，得D AB D C A AC D C B C B A F ++++=进一步分析，当ACD =000时， B B F +=，由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，不会产生竞争冒险。
因此，D C A 这一项不需要增加，只需要增加D AB 。
电路图为：解法二：如果逻辑表达式在某种取值下，出现A A F +=、B B F +=、C C F +=、D D F +=，就有可能出现竞争冒险。
根据逻辑表达式AC D C B C B A F ++=，A A F +=和D D F +=不会出现。
当A =C =D =0，出现B B F +=，但由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，因此也不会产生竞争冒险。
只有当A =B =1，D =0，出现C C F +=，存在竞争冒险问题，加冗余项D AB 可消除竞争冒险。
14．电路如图P3.14所示，图中①~⑤均为2线—4线译码器。
（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.12-1）；（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.12-2）；（3）说明图P3.14的逻辑功能。
表P3.14-1 表P3.14-2图P3.14解：逻辑功能：由74LS139构成的4线—16线译码器15．图P3.15所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。
试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。
图P3.15解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表1所示。
表1 地址译码器的真值表16．写出图P3.16所示电路的逻辑函数，并化简为最简与-或表达式。
图P3.16解：由图（a ）写出逻辑函数并化简，得17．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1时输出为1，否则为0。
（ABCD 为0000时视作偶数个1）。
解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++= 连接图18．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制的转换。
解：根据下表可得到连线图：19．根据图P3.19所示4选1数据选择器，写出输出Z 的最简与-或表达式。
解：C A C A B C AB B A BC A B A Z ++=+++=20．由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E 的最简逻辑函数表达式。
解：DC C AD ABC D C B A CD B A CD B AE +=+++=图P3.19 图P3.2021．由4选1数据选择器构成的组合逻辑电路如图P3.21所示，请画出在图P3.21所示输入信号作用下，L 的输出波形。
图P3.21解：4选1数据选择器的逻辑表达式为：将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 根据表达式可画出波形图：22．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。
图P3.22解：（1）写出逻辑函数表达式： （2）用卡诺图化简23．用一个8选1数据选择器74LS151和非门实现：解：)(F B C A D A BC BF C A C B A E Y +++=24．图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、N 、P 、Q 之间的逻辑函数式。
图P3.24解；P MQ N Q M N P Q M N NMQ Z ）（）（+++=25．用二个4选1数据选择器实现函数L ，允许使用反相器。
解：BCE DEF B A E D C B A DE C B A E D C B A E L +++++=电路图26．一个组合逻辑电路有两个控制信号C 1和C 2，要求：（1）C 2C 1=00时，B A F ⊕= （2）C 2C 1=01时，AB F = （3）C 2C 1=10时，B A F += （4）C 2C 1=11时，AB F =试设计符合上述要求的逻辑电路（器件不限） 解：方法一：真值表→卡诺图化简→逻辑图 真值表卡诺图化简 逻辑图方法二：利用数据选择器和少量门电路实现27．试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数 D C B D C C A F ++=。