VLSI Design Lab2

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

VLSI Design Lab 2

Due to 4/6 pm 12:00

Setup

1. %cd T181p6m_ads

%cp .cdsinit ../ (run calibre需使用之檔案) %icfb&

1.1 Tool=> Library manager

1.2 File=>New=>Library

1.3輸入library name然後按OK

3. File=>New=>Cell View

1.4 直接選OK

1.5

Create Schematic

2.4選擇剛剛建好的librar y,然後選File=>New=>Cell View

2.5如下圖Tool=>Composer Schematic,然後輸入Cell Name

3Add component

利用軟體中預設的library (analogLib與basic)已定義好的元件完成schematic viewChoose: Add->Instance就會看到對話window,再選取Browse中之analogLib之元件,即可.

Note:Tsmc or Umc通常會提供pcell. 同理,Add->Pin,but must define input terminal and output terminal pin.(vdd and gnd 屬於inoutput)最後用Add->Wire做接線的動作即可。

4Using Parameterized Cell (Pcell)

選tsmc18rf的Library 使用pmos2v、nmos2v 之MOS元件(為了之後LAYOUT會用到)。L為channel length 、W為channel width

5Syntax check

完成電路圖後要做CHEC K,與之後做LVS(Layout V.S Schematic )會有關係,當接線及電路元件都兜完後,Choose: Design->Check and Save 觀察CIW上的message直到schematic電路皆無錯誤後電路才算完成

Example 1:

不可以3條線連在同一點。

Example 2:no error --->完成

Layout Editor

1.選擇之前建好的librar y,然後選File=>New=>Cell View 接下來C ell View => Virtuoso

Option => Display

Options => Layout Editor 1

3

2

設定游標靠近object時即被吸引到object的邊緣:

建議不要勾選Set gravity on 之control type

Set gravity

on時所能影

響之範圍在

為幾個unit

之內

熱鍵(有分大小寫)

k -Ruler Shift+k -取消尺規

r -Rectangle (用來畫連線)

o -用來畫兩層間contact 及via(常用) m -Move c -Copy s -Stretch Shift+z -Zoom out Ctrl+z -Zoom in f -Fit Edit

shift+f & ctrl+f -switching instance view Key+F3 –每個功能之詳細設定

3.1 Create =>Instance

提供設計者可以把設計好的layout Cell 直接叫進來使用,

選: Creative->Instance ,再選取Browse 中設計好的Cell 或pcell 之元件即可。

3.2 Creative->Label (對應到schematic 的pin ;在Calibre 之LVS 驗證裡layout 是認

label )。Note:不可以打在poly 上

4. Layout XL

Auto-drawing pcell layout but not include wire connectio n

Tool=>Layout XL

先選材質: 打在METAL1 就要選

METAL1

Invoke a schematic windo w:

First choose a MOS form the Schematic window then Create=>Pick from Schematic then drag to layout window.

Verification Using Calibre

Design Rule Checking(DRC)

1. Using Calibre DRC Tool Calibre=>Run DRC

1.指定DRC rule 的路徑

2.指定跑DRC 時資料要存放的路徑

3.載入之前run DRC 時的設定(optional) 1.1 先按Cancel 關掉 Load Runset File 視窗, 因為第一次使用並無此檔案。 1.2 DRC rule 的路徑請選擇

/home/raid1_2/userd/d93020/T181p6m_ads /DRC/Calibre_DRC-1_3A2_5C_modify /T18_Calibre_DRC_13A25C_modify 不要按Load

(藍色部分每個人不同)

2.

Inputs

如果已經有轉好的gds 檔則可以 不選Export form layout view。 (gds檔為layout所轉出之檔案)

相关文档
最新文档