设计一个同步5进制加法计数器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
01 ×
11 ×
10 1
10 × × ×
J0
=
Q
n
2
K
0 Q
n
2
Q nQ 1
0
n
00
×
0
01 1
11 1
10 ×
1× × × ×
K0 = 1
再可文档画得仅出电供参输路考出的，卡 输不能诺 出作图 程为科：学依据，人请删勿除模。仿；如YQ有n2 Q不01nQ当n0000之处00，1 请1联01 系网100 站或本
Q1nQn0
Q 2n
0
00 001
01 010
11 100
10 011
1 000 × × ×
J1
Q
n
2
Q nQ 1
0
n
0
00 0
01 1
11 ×
10 ×
10× × ×
J1
=
Q
n
0
K
1 Q
n
2
Q nQ 1
0
n
0
00 ×
01 ×
11 1
10 0
1× × × ×
K
1
=
Q
nBaidu Nhomakorabea
0
J0
Q
n
2
Q nQ 1
0
n
00 0
解：本题是同步计数器的设计，分析步
S0
S1
S2
骤如下：
(1）根据设计要求，设定状态，画出状态
转换图。该状态图不须化简。
S4
S3
（2）状态分配，列状态转换编码表。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
（3）选择触发器。选用人JK删触除。发器。
（4）求各触发器的驱动方程和进位输出方程。
01 0 10
11 1 00
10 0 11
1 000 × × ×
J2
Q
n
2
Qn 1
0
Q
n
0
00 0
01 0
11 1
10 0
1× × × ×
J2
=
Q
n
1
Q
n
0
K
2 Q
n
2
Q nQ 1
0
n
0
00
×
01 ×
11 ×
10 ×
11 × × ×
K2 = 1
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
模块3 用JK触发器实现计数器功能
➢任务：
1. 设计一个同步5进制加法计数器
2. 设计一个同步5进制减法计数器
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
时序逻辑电路设计的步骤
➢ （1）根据设计要求，设定状态，画出状态转换图。该状 态图不须化简
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
作业
➢设计一个同步8进制减法计数器（选用JK触 发器）
➢P247 7.2
设计一个同步5进制减法计数器
➢ （1）根据设计要求，设定状态，画出状态转换图。该状 态图不须化简
➢ （2）状态分配，列状态转换编码表。 ➢ （3）选择触发器 ➢ （4）求各触发器的驱动方程和进位输出方程。 ➢ （5）将各驱动方程与输出方程归纳，画出逻辑图 ➢ （6）检查电路能否自启动并说明其逻辑功能。
➢ （2）状态分配，列状态转换编码表。 ➢ （3）选择触发器 ➢ （4）求各触发器的驱动方程和进位输出方程。 ➢ （5）将各驱动方程与输出方程归纳，画出逻辑图 ➢ （6）检查电路能否自启动并说明其逻辑功能。
文档仅供参考，不设能作计为一科学个依同据步，人请5删勿进除模。制仿加；如法有计不当数之器处.，请联系网站或本
（5）将各驱动方程与输
11 × × ×
出方程归纳如下：
（6）画逻辑图。
Q2
Q1
Q0
∧ ∧ ∧
Y 进位输出
Q 1J& C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
（文档7）仅供检参查考，能不否能自作为启科动学依据，请勿模仿；如有不当之处，请联系网站或本
人删除。
利用逻辑分析的方法画出电路完整的状态图。
Q2Q1Q0 /Y
111
/1 000 /0
110
101
/1 /1
001 /0 010
/1
/0
100
/0 011
可见，如果电路进入无效状态101、110、111时，
在CP脉冲作用下，分别进入有效状态010、010、
000。所以电路能够自启动。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
列出JK触发器的驱动表，画出电路的次态卡诺图。
Q
n Q1nQn000
2
0
001
01 010
11 100
10 011
1 000 × × ×
文档根仅据供次参考态，卡不能诺作图为和科学JK依触据，发人请器删勿除的模。仿驱；动如有表不可当得之处各，触请联发系器网的站或驱本 动卡诺图：
Q
n
2
Q1nQn00 0 0 001
01 ×
11 ×
10 1
10 × × ×
J0
=
Q
n
2
K
0 Q
n
2
Q nQ 1
0
n
00
×
0
01 1
11 1
10 ×
1× × × ×
K0 = 1
再可文档画得仅出电供参输路考出的，卡 输不能诺 出作图 程为科：学依据，人请删勿除模。仿；如YQ有n2 Q不01nQ当n0000之处00，1 请1联01 系网100 站或本
Q1nQn0
Q 2n
0
00 001
01 010
11 100
10 011
1 000 × × ×
J1
Q
n
2
Q nQ 1
0
n
0
00 0
01 1
11 ×
10 ×
10× × ×
J1
=
Q
n
0
K
1 Q
n
2
Q nQ 1
0
n
0
00 ×
01 ×
11 1
10 0
1× × × ×
K
1
=
Q
nBaidu Nhomakorabea
0
J0
Q
n
2
Q nQ 1
0
n
00 0
解：本题是同步计数器的设计，分析步
S0
S1
S2
骤如下：
(1）根据设计要求，设定状态，画出状态
转换图。该状态图不须化简。
S4
S3
（2）状态分配，列状态转换编码表。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本
（3）选择触发器。选用人JK删触除。发器。
（4）求各触发器的驱动方程和进位输出方程。
01 0 10
11 1 00
10 0 11
1 000 × × ×
J2
Q
n
2
Qn 1
0
Q
n
0
00 0
01 0
11 1
10 0
1× × × ×
J2
=
Q
n
1
Q
n
0
K
2 Q
n
2
Q nQ 1
0
n
0
00
×
01 ×
11 ×
10 ×
11 × × ×
K2 = 1
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
模块3 用JK触发器实现计数器功能
➢任务：
1. 设计一个同步5进制加法计数器
2. 设计一个同步5进制减法计数器
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
时序逻辑电路设计的步骤
➢ （1）根据设计要求，设定状态，画出状态转换图。该状 态图不须化简
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
作业
➢设计一个同步8进制减法计数器（选用JK触 发器）
➢P247 7.2
设计一个同步5进制减法计数器
➢ （1）根据设计要求，设定状态，画出状态转换图。该状 态图不须化简
➢ （2）状态分配，列状态转换编码表。 ➢ （3）选择触发器 ➢ （4）求各触发器的驱动方程和进位输出方程。 ➢ （5）将各驱动方程与输出方程归纳，画出逻辑图 ➢ （6）检查电路能否自启动并说明其逻辑功能。
➢ （2）状态分配，列状态转换编码表。 ➢ （3）选择触发器 ➢ （4）求各触发器的驱动方程和进位输出方程。 ➢ （5）将各驱动方程与输出方程归纳，画出逻辑图 ➢ （6）检查电路能否自启动并说明其逻辑功能。
文档仅供参考，不设能作计为一科学个依同据步，人请5删勿进除模。制仿加；如法有计不当数之器处.，请联系网站或本
（5）将各驱动方程与输
11 × × ×
出方程归纳如下：
（6）画逻辑图。
Q2
Q1
Q0
∧ ∧ ∧
Y 进位输出
Q 1J& C1
1K
Q 1J C1
1K
Q 1J C1 1K
CP
（文档7）仅供检参查考，能不否能自作为启科动学依据，请勿模仿；如有不当之处，请联系网站或本
人删除。
利用逻辑分析的方法画出电路完整的状态图。
Q2Q1Q0 /Y
111
/1 000 /0
110
101
/1 /1
001 /0 010
/1
/0
100
/0 011
可见，如果电路进入无效状态101、110、111时，
在CP脉冲作用下，分别进入有效状态010、010、
000。所以电路能够自启动。
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本 人删除。
列出JK触发器的驱动表，画出电路的次态卡诺图。
Q
n Q1nQn000
2
0
001
01 010
11 100
10 011
1 000 × × ×
文档根仅据供次参考态，卡不能诺作图为和科学JK依触据，发人请器删勿除的模。仿驱；动如有表不可当得之处各，触请联发系器网的站或驱本 动卡诺图：
Q
n
2
Q1nQn00 0 0 001