实验七 触发器
触发器功能实验报告
触发器功能实验报告触发器功能实验报告引言：触发器是数字电路中常见的重要元件，它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路，探究触发器的基本原理和功能。
实验一：RS触发器RS触发器是最简单的一种触发器，由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路，其中一个与非门的输出连接到另一个与非门的输入，反之亦然。
通过设置不同的输入状态，我们可以观察到RS触发器的两种稳定状态：置位和复位。
实验二：D触发器D触发器是一种常用的触发器，它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化，我们可以观察到D触发器的工作原理：当输入信号为高电平时，输出保持之前的状态，当输入信号为低电平时，输出根据之前的状态进行切换。
实验三：JK触发器JK触发器是一种多功能的触发器，它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态，我们可以观察到JK触发器的四种工作模式：置位、复位、切换和禁用。
实验四：T触发器T触发器是一种特殊的JK触发器，它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化，我们可以观察到T触发器的工作原理：当输入信号为高电平时，输出状态翻转，当输入信号为低电平时，输出保持不变。
实验五：应用实例在实验的最后，我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路，使用了多个D触发器和与非门。
通过输入脉冲信号，我们可以观察到计数器的工作原理：每次接收到脉冲信号，计数器的输出状态按照二进制规律进行变化。
结论：通过本次实验，我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值，能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器，提高数字电路设计的能力。
触发器实验报告
触发器实验报告引言：触发器是数字电路中常见的基本组件之一，它能够存储和转换电信号，广泛应用于各种电子设备和系统中。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验原理：触发器是一种双稳态电路，能够固定保存输入信号的状态。
常见的触发器包括RS触发器、D触发器、JK触发器等。
本实验将以D触发器为例进行演示。
实验步骤：1. 准备实验器材：D触发器芯片、电源、示波器以及适配器等。
2. 连接电路：将D触发器芯片插入适配器，并按照实验电路图连接相关引脚。
3. 提供输入信号：通过开关或信号源向D触发器提供输入信号。
4. 观察输出信号：使用示波器监测D触发器的输出信号，并记录相关数据。
5. 测量实验数据：改变输入信号的频率和幅值，测量触发器的输出变化，并记录数据。
6. 分析实验结果：根据观察到的数据，分析D触发器的工作原理和特性。
实验结果与分析：通过实验观察和实际数据记录，我们可以得出以下结论：1. D触发器具有边沿触发和电平触发两种模式。
在边沿触发模式下，触发器仅在输入信号上升沿（或下降沿）时才进行状态转换；而在电平触发模式下，输入信号处于高电平（或低电平）时触发器状态保持不变。
2. D触发器的输出状态受到输入信号和时钟信号的控制。
输入信号为逻辑高电平时，若时钟信号为上升沿触发，则输出信号将与上一时钟周期的输入信号一致；若时钟信号为下降沿触发，则输出信号将与上一时钟周期的输入信号相反。
3. 改变输入信号的频率和幅值，我们发现触发器的输出信号频率和幅值也发生了相应的变化。
当输入信号频率较低时，触发器能够稳定存储和输出输入信号；而当输入信号频率较高时，触发器可能无法及时反应输入信号的状态变化，导致输出信号不准确。
实验应用：触发器作为数字电路中的重要组件，在现代电子技术中有着广泛的应用：1. 存储器芯片中广泛使用的触发器技术，使得计算机能够对数据进行有效地存储和读取。
2. 触发器在时序电路中的应用，能够实现时钟同步、状态变化检测等功能。
基本触发器实验报告
基本触发器实验报告一、实验目的本实验旨在掌握基本触发器的工作原理和使用方法，通过实验验证其稳定性和可靠性。
二、实验原理基本触发器是一种常用的数字电路元件，主要用于存储和传输数字信号。
常见的基本触发器包括RS触发器、D触发器、JK触发器和T触发器。
RS触发器由两个输入端R和S以及两个输出端Q和Q'组成。
当R=0，S=1时，Q=1，Q'=0；当R=1，S=0时，Q=0，Q'=1；当R=S=1时，保持原状态不变；当R=S=0时，禁止状态转换。
D触发器只有一个输入端D和两个输出端Q和Q'。
当D为高电平时，Q为高电平；当D为低电平时，Q为低电平。
JK触发器由三个输入端J、K和CLK以及两个输出端Q和Q'组成。
当CLK上升沿到来时，若J为高电平，则Q取反；若K为高电平，则Q 不变。
当J与K同时为高电平时，则保持原状态不变。
T触发器只有一个输入端T和两个输出端Q和Q'。
当T为高电平时，在CLK上升沿到来时，若Q为低电平，则Q为高电平；若Q为高电平，则Q为低电平。
三、实验器材数字逻辑实验箱、示波器、信号源、多用表等。
四、实验步骤1. 按图连接RS触发器，设置R=0，S=1，观察输出端Q和Q'的变化情况；2. 将R和S接反，设置R=1，S=0，观察输出端Q和Q'的变化情况；3. 将R和S均设为1，观察输出端Q和Q'的变化情况；4. 将R和S均设为0，观察输出端Q和Q'的变化情况；5. 按图连接D触发器，将输入端D接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况；6. 按图连接JK触发器，将J和K接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况；7. 按图连接T触发器，将输入端T接到信号源上，并设置不同的输入信号频率和占空比，观察输出端Q的变化情况。
五、实验结果与分析1. RS触发器：当R=0时，输出端Q为1，Q'=0；当S=0时，输出端Q为0，Q'=1；当R=S=1时，输出端Q和Q'不变；当R=S=0时，输出端Q和Q'保持原状态不变。
2022年实验7-门电路和组合逻辑电路
• 实验任务5：半加器逻辑功能。
• 根据半加器的逻辑功能列出y和z的逻辑表达式，分析“半加”功能。
12
A
1
2
&
1
11
13
1
&
1
3
4
B
10
9
&
1
C
13
2022/4/15
A
1
B
1
4
&
2
6
=1
3
y
2
6
5
12
Y1
2
&
1
8
&
2
3
&
3
1
&
3
Y2
2
甚至更多的输入端口，参与相同
的逻辑运算。
2022/4/15
74LS20
实验七《门电路和组合逻辑电路》
& =1
74LS54
2
单个门电路实验：
• 实验内容1：4输入与非门74LS20功能测试。
• 实验内容2：2输入异或门74LS86功能测试。
• 实验内容3：2输入与非门74LS00的“门控功能”测试。
5
请开始实验……
• 注意事项：
• 注意连接电源和地，电源Vcc为+5V。
• TTL器件不使用的输入引脚，悬空表示逻辑
1，但建议连接确定电位：
• “与”逻辑：不使用的引脚需要接高电平：
• “或”逻辑：不使用的引脚需要接低电平：
2022/4/15
实验七《门电路和组合逻辑电路》
6
实验七 触发器
学号
姓名
规定时间
20分钟
成绩
教师签名
触发器
一、实验目的及要求：
1、熟悉并验证触发器的逻辑功能。
2、掌握RS和JK触发器的使用方法和逻辑功能的测试方法。
二、实验仪器：
数字电子技术实验板、数字万用表
三、实验内容及步骤
1、测试双JK触发器74LS73逻辑功能（20分）。
图174LS73引脚图
表1JK触发器的逻辑功能
0
1
CP=1时，T=1，触发器Q端为1翻为0， 端由0翻为1，翻转一次；CP=0时，T触发器处于维持状态
1
1
J
K
CP
Qn
Qn+1
功能说明
0
0
↓
0
0
保持
1
1
0
1
↓
0
0
置“0”
1
0
1
0
↓
0
1
置“1”
1111来自↓01
必翻
1
0
2.触发器的转换
1将JK触发器转化成D触发器，画出改造电路图（30分），并完成表2（10分）。
K连接非门 =K
J、K连接J=K
表2D触发器的逻辑功能
D
CP
Qn
Qn+1
功能说明
0
10
0
0
D=0，与非门D输出为1，与非门C输出为0，则Qn+1=0
CP=0是触发器不工作
1
1
1
10
0
1
D=1,与非门D输出为0，与非门C输出为1，则Qn+1=1
CP=0时，触发器不工作
1
1
实验六 触发器实验报告
实验六触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和应用，通过实际操作和观察，掌握触发器在数字电路中的功能和特性。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
常见的触发器类型有 SR 触发器、JK 触发器、D 触发器和 T 触发器等。
以 D 触发器为例，其工作原理是在时钟脉冲的上升沿或下降沿，将输入数据D 传递到输出端Q。
在没有时钟脉冲时，输出状态保持不变。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、导线若干四、实验内容与步骤1、用 74LS74 芯片搭建 D 触发器电路将芯片插入实验箱的插座中，按照芯片引脚功能连接电源、地和输入输出引脚。
使用导线将 D 输入端连接到逻辑电平开关，将时钟输入端连接到脉冲信号源，将 Q 和 Q'输出端连接到发光二极管或逻辑电平指示器。
2、测试 D 触发器的功能置 D 输入端为高电平（1），观察在时钟脉冲作用下 Q 输出端的变化。
置 D 输入端为低电平（0），再次观察时钟脉冲作用下 Q 输出端的变化。
3、观察 D 触发器的异步置位和复位功能将异步置位端（PRE）和异步复位端（CLR）分别连接到逻辑电平开关，测试在置位和复位信号作用下触发器的状态。
4、用示波器观察时钟脉冲和 Q 输出端的波形将示波器的探头分别连接到时钟脉冲输入端和 Q 输出端，调整示波器的设置，观察并记录波形。
五、实验结果与分析1、在 D 输入端为高电平时，每当时钟脉冲的上升沿到来，Q 输出端变为高电平；在D 输入端为低电平时，每当时钟脉冲的上升沿到来，Q 输出端变为低电平，验证了 D 触发器的正常功能。
2、当异步置位端（PRE）为低电平时，无论其他输入如何，Q 输出端立即变为高电平；当异步复位端（CLR）为低电平时，Q 输出端立即变为低电平，表明异步置位和复位功能有效。
3、从示波器观察到的波形可以清晰地看到时钟脉冲与 Q 输出端的关系，进一步验证了触发器的工作特性。
(完整word版)实验7：使用触发器加强完整性 实验报告
CREATETRIGGERtri6
ONToys
AFTERUPDATE
AS
DECLARE@avgrateMONEY
DECLARE@maxrateMONEY
SELECT@avgrate=AVG(mToyRate)FROMToys
SELECT@maxrate=MAX(mToyRate)FROMToys
1.创建触发器，当修改Orders表中某行数据的mShippingCharges和mGiftWrapCharges时，要修改相应行的总价mTotalCost，以保证结果的正确性。
2.创建after触发器，禁止删除ToysBrand表中的记录。
3.创建Instead of触发器，禁止删除ToysBrand表中的记录。
ROLLBACKTRAN
END
8.
--创建视图
er(
cCandidateCode,vFirstName,vLastName,siTestScore,
cContractRecruiterCode,cName)
AS
andidateCode,vFirstName,vLastName,siTestScore,
IFUPDATE(mShippingCharges)ORUPDATE(mGiftWrapCharges)
BEGIN
DECLARE@change1MONEY
DECLARE@change2MONEY
SELECT@change1=mShippingCharges+mGiftWrapCharges
FROMinserted
7.对Shipment表进行插入操作或者修改操作时，应保证dShipmentDate小于当前日期。
8.对于Recruitment数据库，创建一个视图名为vwCandidateContractRecruiter，其中包含了外部候选人（ExternalCandidate表）的代码，姓名，测试成绩，以及其对应的合同招聘人员（ContractRecruiter表）的代码和名称。并对该视图进行更新，修改外部候选人代码为‘000049’的候选人，更改其测验成绩为87分，并更改相对应的合同招聘人员的名称为‘Roger Federal’。通过创建一个触发器使得能对该视图直接通过下面的Update语句进行更新。
实验七8位移位寄存器的设计
实验七8位移位寄存器的设计引言：移位寄存器是一种常见的数字电路，可以在电子系统中进行数据的移位操作。
在本实验中，我们将设计一个8位移位寄存器，通过串行输入和串行输出实现数据的向左和向右移位。
实验中我们将使用逻辑门和触发器来构建移位寄存器。
设计目标：设计一个8位的移位寄存器，能够通过串行输入和串行输出来实现数据的向左和向右移位，并能够在任意时刻改变移位的方向。
设计步骤：步骤一：根据设计目标，首先需要确定使用何种类型的触发器来实现移位寄存器。
由于我们需要实现向左和向右移位，可以选择D触发器来实现。
步骤二：根据所选择的触发器类型，我们需要对每一个位进行设计。
由于需要实现8位的移位寄存器，我们需要使用8个D触发器来实现。
步骤三：根据移位寄存器的逻辑功能，我们需要使用两个串行输入引脚和两个串行输出引脚。
其中一个串行输入引脚用于向左移位，另一个用于向右移位；一个串行输出引脚用于向左移位输出，另一个用于向右移位输出。
步骤四：将每个D触发器的输出与下一个D触发器的输入相连，以实现数据的串行输入。
步骤五：将第一个D触发器的输入与移位方向引脚相连，以确定移位方向。
步骤六：将最后一个D触发器的输出与移位输出引脚相连，以实现数据的串行输出。
步骤七：对每个D触发器的时钟输入引脚进行控制，以实现移位操作的时序。
结果分析：通过上述步骤所设计的8位移位寄存器，我们可以实现数据的向左和向右移位操作，并可以通过串行输入和串行输出进行控制和观测。
移位寄存器在很多应用中都有广泛的应用，例如串行通信、数据压缩、图像处理等。
总结：通过本次实验，我们了解了移位寄存器的基本原理和设计方法。
通过串行输入和串行输出实现数据的移位，可以有效地利用数字电路来实现数据处理任务。
移位寄存器作为一种重要的数字电路，为我们提供了一种灵活和便捷的数据存储和处理方式。
在今后的学习和实际应用中，我们可以进一步深入了解移位寄存器的其他应用和扩展。
实验七---移位寄存器及其应用
集成移位寄存器74LS194功能表：
附：74LS194引脚图
四、实验内容
1、测试四位双向移位寄存器74LS194的逻 辑功能：（测试数据记录表5中）
（1）清除功能 （2）送数功能 （3）右移、左移功能 （4）保持功能 注：CR、S1、S0、SL、SD以及D0-D7分别
接数据开关，CP接逻辑开关，Q0-Q7接发 光二极管显示器。
2、根据实验内容2的结果，画出4 位 环形计数器的状态转换图及波形图。
3、分析串/并行、并/串行转换器所 得结果的正确性。
实验七、移位 寄存器
一、实验目的
1、掌握中规模4位双向移位寄存 器的逻辑功能及使用方法。
2、掌握移位寄存器的典型应用。 3、熟悉移位寄存器的调试方法。
二、实验设备
1、电子技术实验箱
一台
2、数字示波器
一台
3、数字万用表
一块
4、芯片：74LS194*2、74LS00
三、理论准备
移位寄存器是一种由触发器链 型连接的同步时序网络 ，每个 触发器的输出连到下一级触发 器的控制输入端，在时钟脉冲 作用下，存贮在移位寄存器中 的信息逐位左移或右移。
2、环形计数器：自拟实验电路及数据 记录表格。
3、实现数据的串/并转换：按图3、图 4连接电路，输入数码自定，自拟记录 表格。
注：串行输入/并行输出及并行输入/ 串行输出转换电路中只做右移部分； 改接电路，用左移方式的内容放在实 验报告中完成（画出电路图）
波形图：
五、实验报告要求
ห้องสมุดไป่ตู้、分析表5的实验结果，总结移位寄 存器的逻辑功能，并写入表格总结功 能一栏中。
触发器-时序逻辑电路实验报告
1实验报告课程名称：数字电子技术基础实验 指导老师：樊伟敏实验名称：触发器应用实验实验类型：设计类 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能，掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。
3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。
4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器与设备实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D 触发器）、74LS107（双J —K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。
三、实验内容和原理 1、D →J-K 的转换实验①设计过程：J-K 触发器和D 触发器的次态方程如下： J-K 触发器：n n 1+n Q Q J =Q K +， D 触发器：Qn+1=D 若将D 触发器转换为J-K 触发器，则有：nn Q Q J =D K +。
②仿真与实验电路图：仿真电路图如图1所示。
操作时时钟接秒信号，便于观察。
图1实验名称：触发器应用实验 姓名： 学号： 2③实验结果：2、D 触发器转换为T ’触发器实验①设计过程：D 触发器和T ’触发器的次态方程如下：D 触发器：Q n+1= D ， T ’触发器：Q n+1=!Q n若将D 触发器转换为T ’触发器，则二者的次态方程须相等，因此有：D=!Qn 。
②仿真与实验电路图：仿真电路图如图2 所示。
操作时时钟接秒信号。
③实验结果：发光二极管按时钟频率闪动，状态来回翻转。
3、J-K →D 的转换实验。
电子线路基础数字电路实验7 时序逻辑电路设计
实验七时序逻辑电路设计一、实验目的1. 学习用集成触发器构成计数器的方法。
2. 熟悉中规模集成十进制计数器的逻辑功能及使用方法。
3. 学习计数器的功能扩展。
4. 了解集成译码器及显示器的应用。
二、实验原理计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时控制及进行数字运算等。
按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。
根据计数脉冲引入的方式又有同步和异步计数器之分。
1. 用D触发器构成异步二进制加法计数器和减法计数器：图10—1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器形式，再由低位触发器的Q端和高一位的CP端相连接，即构成异步计数方式。
若把图10—1稍加改动，即将低位触发器的Q端和高一位的CP端相连接，即构成了减法计数器。
图10—1本实验采用的D触发器型号为74LS74A，引脚排列见前述实验。
2. 中规模十进制计数器中规模集成计数器品种多，功能完善，通常具有予置、保持、计数等多种功能。
74LS182同步十进制可逆计数器具有双时钟输入，可以执行十进制加法和减法计数，并具有清除、置数等功能。
引脚排列如图10—2所示。
其中LD−−置数端；CP u−−加计数端；CP D−−减计数端；DO−−非同步进位输出端；CO−−非同步借位输出端；Q A、Q B、Q C、Q D−−计数器输出端；D A、D B、D C、D D−−数据输入端；CR−−清除端。
表10—1为74LS192功能表，说明如下：当清除端为高电平“1”时，计数器直接清零(称为异步清零)，执行其它功能时，CR置低电平。
当CR为低电平，置数端LD为低电平时，数据直接从置数端D A、D B、D C、D D置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由加计数端Cp u输入，在计数脉冲上升沿进行842编码的十进制加法计数。
基本逻辑门逻辑实验
实验一、基本逻辑门逻辑实验1、实验器件：74LS00 1片，74LS28 1片2、实验内容：（1）测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
（2）测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
（3）用与非门实现与门、或门的逻辑关系。
3、实验要求：设计电路，写出逻辑表达式，列出真值表，进行数据分析。
实验二、三态门实验1、实验器件：74LS00 1片，74LS125 1片，万用表2、实验内容：（1）74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
（2）74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125 三态输出时74LS00输出值。
3、实验要求：画出电路图，自己设计数据记录表格，添入所测数据，作出数据分析。
实验三、数据选择器实验1、实验器件：74LS153 1片，示波器2、实验内容：测试74LS153中一个4选1数据选择器的逻辑功能。
四个数据输入引脚C0—C3分别接实验箱上的5 MHz、1 MHz、500 KHz、100 KHz脉冲源。
改变数据选择引脚B、A和使能端G的电平，产生8种不同的组合。
观测每种组合下数据选择器的输出波形。
3、实验要求：自己画出电路图，设计数据记录表格，添入所测数据，作出数据分析。
实验四、译码器实验1、实验器件：74LS139 1片2、实验内容：测试74LS139中一个2—4译码器的逻辑功能。
四个译码输出引脚Y0—Y3接电平指示灯。
改变引脚G、B、A的电平。
观测并记录指示灯的显示状态。
3、实验要求：画出电路图，自己设计数据记录表格，添入所测数据，作出数据分析。
触发器实验
知识创造未来
触发器实验
可以使用以下步骤进行触发器实验：
1. 创建一个数据库表格，用于存储触发器执行后的结果。
2. 创建一个触发器，指定触发事件和触发条件。
例如，可以创建一个在插入新记录时触发的触发器。
3. 在触发器中编写触发的逻辑。
例如，可以在触发器中编写一段代码，将插入的记录的某些数据存储到之前创建的数据库表格中。
4. 在数据库中插入一些记录，以触发触发器。
5. 检查数据库表格，确认触发器执行后的结果是否符合预期。
请注意，具体的实验步骤可能会因数据库管理系统的不同而有所差异。
以上步骤提供了一个基本的框架，您可以根据具体的数据库管理系统和实验需求进行相应的修改和扩展。
1。
实验七-小规模-SSI-计数器及其应用
实验七小规模SSI 计数器及其应用一、实验目的1. 熟悉触发器的逻辑功能。
2. 掌握小规模时序逻辑电路的设计方法、安装及调试。
3. 学会用状态转换表、状态转换图和时序图来描述时序逻辑电路的逻辑功能。
二、实验器件1. 数字信源状态分析实验箱。
2. 74LS00、 74LS20、 74LS74、 74LS112。
3. 双踪示波器、数字万用表。
三、实验原理1、SSI 时序逻辑电路设计原则和步骤：SSI 时序逻辑电路设计原则是:当选用小规模集成电路时,所用的触发器和逻辑门电路的数目应最少,而且触发器和逻辑门电路输入端数目也应为最少,所设计出的逻辑电路应力求最简,并尽量采用同步系统。
同步时序电路设计步骤如下:(1) 根据设计要求，画出状态图和状态表。
(2) 状态编码。
把状态表中各个字符表示的状态规定一个二进制代码，并使代码与各触发器的状态相对应。
(3) 选定触发器的类型。
不同逻辑功能的触发器驱动方式不同，所以用不同类型触发器设计出的电路也不同。
因此，在设计具体电路前必须根据需要选定触发器的类型。
(4) 根据代码形式的状态表和所选用的触发器直接写出输出方程。
或者根据状态表画出每个输出的卡诺图，写出输出方程。
(5) 对照所选触发器的状态方程，画出逻辑电路图。
(6) 检查设计的电路能否自启动。
四、实验内容1.试用 D 触发器和门电路设计一个四位扭环形计数器，并能自启动。
状态转换图如图 10 所示：图 10四位扭环形计数器状态转换图状态转移表为：表 9 四位扭环形计数器状态转移表根据状态转移表画出卡诺图，并确定状态转移方程：图11 四位扭环形计数器卡诺图据此逻辑电路图如下：U1A74LS74N1D21Q5~1Q6~1CLR11CLK 3~1PR4U1B74LS74N2D122Q9~2Q8~2CLR 132CLK 11~2PR10U2A74LS74N1D21Q5~1Q6~1CLR 11CLK 3~1PR4U2B74LS74N2D122Q9~2Q8~2CLR132CLK 11~2PR10V110kHz 5VU4A7408NVCC5.0VU3A 7432NXLA1C Q T1F图 12 四位扭环形计数器逻辑电路图由图12四位扭环形计数器逻辑电路图可得仿真结果如下图：图13 四位扭环形计数器仿真结果由图12四位扭环形计数器逻辑电路图和图13四位扭环形计数器仿真结果可得：电路可以自启动。
试验七微程序控制器的实现试验
实验七微程序控制器的实现实验一、实验目的和要求1、掌握时序信号发生电路组成原理。
2、掌握微程序控制器的设计思想和组成原理。
3、掌握微程序的编制、写入，观察微程序的运行。
二、实验内容1、实验原理实验所用的时序电路原理如图7-1所示，可产生4个等间隔的时序信号TS1～TS4，其中SP为时钟信号，由实验机上时钟源提供，可产生频率及脉宽可调的方波信号。
学生可根据实验要求自行选择方波信号的频率及脉宽。
为了便于控制程序的运行，时序电路发生器设计了一个启停控制触发器UN1B，使TS1～TS4信号输出可控。
图中“运行方式”、“运行控制”、“启动运行”三个信号分别是来自实验机上三个开关。
当“运行控制”开关置为“运行”，“运行方式”开关置为“连续”时，一旦按下“启动运行”开关，运行触发器UN1B的输出QT一直处于“1”状态，因此时序信号TS1～TS4将周而复始地发送出去；当“运行控制”开关置为“运行”，“运行方式”开关置为“单步”时，一旦按下“启动运行”开关，机器便处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。
利用单步方式，每次只运行一条微指令，停机后可以观察微指令的代码和当前微指令的执行结果。
另外，当实验机连续运行时，如果“运行方式”开关置“单步”位置，也会使实验机停机。
2、微程序控制电路与微指令格式①微程序控制电路微程序控制器的组成见图7-2，其中控制存储器采用3片E2PROM 2816芯片，具有掉电保护功能，微命令寄存器18位，用两片8D触发器74LS273（U23、U24）和一片4D触发器74LS175（U27）组成。
微地址寄存器6位，用三片正沿触发的双D触发器74LS74（U14～U16）组成，它们带有清“0”端和预置端。
在不进行判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。
当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。
触发器实验报告
触发器实验报告实验目的：本实验旨在设计和实现一个简单的触发器电路，触发器能够在输入信号满足特定条件时切换输出状态。
实验原理：触发器是由逻辑门组成的电路，输入信号作为触发器的控制信号，当输入信号满足特定条件时触发器切换输出状态。
常见的触发器有RS触发器、JK触发器、D触发器等。
本实验使用RS触发器作为示例。
RS触发器是由两个交叉连接的反馈AND门和非门组成。
输入引脚R和S用于控制RS触发器的切换状态。
当输入信号R=0，S=1时，触发器置位，输出Q=1；当输入信号R=1，S=0时，触发器复位，输出Q=0；当输入信号R=0，S=0时，触发器保持当前状态。
实验材料：- 7404反相器芯片- 与门芯片- LED灯- 电阻- 杜邦线实验步骤：1. 根据实验原理，搭建RS触发器电路。
使用7404芯片作为反相器，使用与门芯片作为交叉连接的反馈AND门和非门。
2. 将反相器的输入端和与门的输入端连接，形成交叉连接。
3. 将R和S输入信号引脚接到对应的输入开关上，将Q输出引脚接到LED灯。
4. 打开电源，通过调节R和S输入信号的开关，观察LED灯的亮灭变化。
实验结果：根据输入信号R和S的不同组合，可以观察到LED灯的亮灭变化。
当输入信号R=0，S=1时，LED灯亮；当输入信号R=1，S=0时，LED灯灭；当输入信号R=0，S=0时，LED灯保持当前状态。
实验结论：通过搭建RS触发器电路，成功实现了一个简单的触发器。
触发器能够根据输入信号的不同组合，切换输出状态。
触发器在电子电路中有广泛应用，常用于存储和传输信息。
实验七 触发器及其应用实验
实验七触发器及其应用实验一、实验概述本实验是通过使用74LS00、74LS74和74LS76来实现RS触发器、D触发器、JK 触发器以及T触发器的功能。
二、实验目的1、掌握基本RS、JK、T和D触发器的逻辑功能2、掌握集成触发器的功能和使用方法3、熟悉触发器之间相互转换的方法三、实验预习要求1、复习有关触发器内容，熟悉有关器件的管脚分配2、列出各触发器功能测试表格3、参考有关资料查看74LS00、74LS74和74LS76的逻辑功能四、实验原理在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。
把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成多种电路的最基本逻辑单元。
1、RS触发器RS触发器是构成其它各种功能触发器的基本组成部分。
又称为基本RS触发器。
结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接，如图7.4-1所示。
图7.4-1 RS触发器2、D触发器D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，如图7.4-2所示。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
JK触发器是数字电路触发器中的一种基本电路单元，如图7.4-3所示。
JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验七、触发器
一、实验目的
（1）理解触发器的用途、类型和工作原理。
（2）掌握利用T-SQL语句创建和维护触发器的方法。
（3）掌握利用SQL Server Management Studio创建、维护触发器的方法。
二、实验内容、
1、创建AFTER触发器
（1）创建一个在插入时触发的触发器sc_insert，当向SC表插入数据时，须确保插入的学号已在Student表中存在，并且还须确保插入课程号在Course表中存在；若不存在，则给出相应的提示信息，并取消插入操作，提示信息要求指明插入信息是学号不满足条件还是课程号不满足条件。
（注：Student表与SC表的外键约束要先取消。
）
（2）为Course表创建一个触发器Course_del，当删除了Course表中的一条课程信息时，同时将表SC中相应的学生选课记录也删除。
（3）在Course表中添加一个平均成绩avg_modify，当SC表中某学
生的成绩发生变化时，则Course表中的平均成绩也能及时相应发生改变。
（4）测试上述三个触发器。
2、创建INSERTED OF 触发器
（1）创建一视图student_view，包含学号、姓名、课程号、课程名、成绩等属性，在student_view上创建一个触发器grade_modify，当对student_view中的学生的成绩进行修改时，实际修改的是SC中的相应记录。
（2）在Student表中插入一个getcredit字段（记录学生所获学分的情况），创建一个触发器ins_credit，当更改（注：含插入时）SC 表中的学生成绩时，如果新成绩大于等于60分，则该生可获得这门课的学分，如果新成绩小于60分，则该生未能获得这门课的学分。
（3）测试上述两个触发器。
3、使用T-SQL语句管理和维护触发器
（1）用系统存储过程sp_helptrigger查看触发器grade_modify的相关信息。
（2）使用sp_helptext查看触发器grade_modify中的定义内容。
（3）使用select语句查看触发器grade_modify的定义内容。
（4）用系统存储过程sp_depends查看触发器grade_modify的相关性（即该触发器涉及哪些基本表）。
（5）将sc_insert触发器改为instead of触发器，实现的功能不变。
（6）将触发器sc_insert删除。
4、使用SQL Server Management Studio管理触发器
（1）在SQL Server Management Studio中重新创建刚删除的触发器sc_insert。
（2）查看触发器sc_insert的内容。
（3）删除触发器sc_insert。