电大电工电子技术第10章触发器与时序电路

1 无意义
100
1
无关
1
置位
011 0
无关
110 0
Qn
0
复位
Qn
保持
2020/7/21
方法二：特性方程
结合方法一的表格内的各个数值，利用特征方程代 入各个数值即可
方法三：状态图描述法
R=0 S=1
0、1两个圆圈为初态；
箭头表示初态转化为次态 R=× 的方向，R、S为输入值 S=0
0
1
R=0 S=×
10.2 时序电路的分析方法
时序电路按时钟CP对每个触发器的连接方式,分为同步、异 步时序电路两种。 同步时序电路，其内部触发器公用同一个时钟CP，按CP的 节拍同时动作。 异步时序电路，其内部各触发器的时钟信号不是同一个， 个触发器按各自的时钟动作。
时序逻辑电路的分析，就是根据给定的时序逻辑电路 图，找出该时序逻辑电路在输入信号及时钟信号作用下， 电路的状态及输出的变化规律，从而了解该时序逻辑电路 的逻辑功能。
计数器有许多不同的类型： ①按时钟控制方式来分，有异步、同步两大类； ②按计数过程中数值的增减来分，有加法、减法、可逆
计数器三类； ③按模值来分，有二进制、十进值和任意进制计数器。
2020/7/21
74161计数器
二进制逻 辑框图
QA QB QC QD
ENT
ENP
74LS161
C
CLK >
LD
CLR A B C D
J=1
K=×
JK==×0
0
1
J=×
K= 0
J=× K= 1
2020/7/21
（1） 置位功能：初态为0时，当J＝1，K为任意值时， 次态为1 （2） 复位功能：初态为1时，当J为任意值，R＝1时， 次态为0 （3） 保持功能： 当初态为0时，如果J＝0，K无论是1或0。次态仍然为0 。 当初态为1时，如果K=0，J无论是1或0。次态仍然为1 。 总结：JK触发器的动作特点为， 初态为0时，应注意置位端J，若J为1，次态由0置位为 1；若J=0，次态保持0。（记忆为“0看J”） 初态为1时，应注意复位端K，若K为1，次态由1复位 为0；若K=0，次202态0/7/保21 持1。（记忆为“1看K”）
2020/7/21
例10.1
2020/7/21
10.1.3 JK触发器
QQ
JK触发器功能真值表
C1 1K 1J
K CP J
JK触发器符号
脉冲输入段CP低电位有效，符号中用小圆圈表示
下面主要根据其真值表来描述其逻辑功能。
2020/7/21
• 1. 置位功能：当J=1，K为任意状态时，置位端J 高电位有效，实现置位功能，即Q=1,Q=0。
触发器保持 “1”态不变
1Q
Q0
1.
.0
& G1 0
SD1
& G2 1
RD1
2020/7/21
（4）保持功能，即 SD=0，RD = 0
“1”态
当信号SD= RD = 0 同时变为1时，由 于与非门的翻转 时间不可能完全 相同，触发器状 态可能是“1”态， 也可能是“0”态， 不能根据输入信 号确定。
2020/7/21
10.1.4 JK触发器的描述方法
将触发器的初态标记为Qn、次态标记为Qn+1。 方法一：功能表描述方法
J
K
Qn+1
说明
0
0
Qn
保持
1
0
0
置0
0
1
1
复1
1
1
Qn
翻转
2020/7/21
方法二：特性方程
结合方法一的表格内的各个数值，利用特征方程代 入各个数值即可容易理解
方法三：状态图描述法
逻辑功能示意图
74161 功能表
2020/7/21
功能表
第一行：当清零端为的电位有效状态时，无论其他输入端时什 么状态，输出被清零。
第二行：置数端为低电位有效状态，在时钟的上升沿，输出被 置数为输入，即QDQCQBQA＝DCBA
第三行、第四行：两控制端ENP,ENT只要有一个处于无效低电 位状态，则计数器输出不会发生变化。为计数保持状态。
SD0
RD1
置位
触发器输出与输入的逻辑关系
（1）复位功能，即SD=1，RD = 0
1Q
设触发器原态 为“1”态。
0.
翻转为“0”态
& G1
1 1 SD
Q0
.1
& G2 0
0 RD
2020/7/21
设原态为“0”态
结论: 不论 触发器原来 为何种状态， 当 SD=1，
RD=0时， 将使触发器 置“0”或称 为复位。
2020/7/21
功能表介绍逻辑功能
功能表
第一行：当清零端CLR有效时，无论其他输入端是什么状态，输
出端清零。
第二行、第三行：时钟CLK为低电位或模式信号S1S2＝LL=00 时，执行保持功能，即输出输入端状态不变。
第四行：模式信号S1S2＝LL=11，在时钟CLK上升沿，执行并 行输入功能。设四输入信号为DCBA＝dcba，则输出为
2020/7/21
10.1.6 D触发器的描述方法
将触发器的初态标记为Qn、次态标记为Qn+1。 方法一：功能表描述方法
D
Qn+1
说明
0
0
置0
1
1
置1
方法二：特性方程 D＝1时， 实现置位功能
D＝0时， 实现复位功能
2020/7/21
方法三：状态图描述法
D=1
D=0 0
1 D=1
D=0
2020/7/21
2020/7/21
触发器保持 “0”态不变
0Q
Q1
0.
.1
Байду номын сангаас
& G1 1
1 SD
& G2
0 RD0
复位
（3）保持功能，即SD=1，RD = 1
设原态为“0”态 保持为“0”态
0Q
0.
& G1
1 1 SD
Q1
.1
& G2
0 1
RD
2020/7/21
设原态为“1”态
当 SD=1， RD=1时，
触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。
2020/7/21
10.1 常用触发器
10.1.1 RS 触发器 10.1.2 基本RS触发器的描述方法 10.1.3 JK触发器 10.1.4 JK触发器的描述方法 10.1.5 D触发器 10.1.6 D触发器的描述方法
2020/7/21
10.1.1 RS触发器
Q
Q
. 两输出端 .
电路组成
两个与非门组成，输出输入交叉连接。
QDQCQBQA=DCBA=dcba 第五行：模式信号S1S2＝HL=10，在时钟CLK上升沿，执行左
移输入功能。若左移输入信号为SLSER＝H=1，则输出为
HQCQBQA。若左移输入信号为SLSER＝L=0，则输出为 LQCQBQD。
第六行：模式信号S1S2＝LH=O1，在时钟CLK上升沿，执行右
移输入功能。若左移输入信号为SLSER＝H=1，则输出为
QDQCQBH。若左移输入信号为SLSER＝L=0，则输出为
QDQCQBL。
2020/7/21
例10.4
2020/7/21
10.4 计数器
在数字电路中，能够记忆输入脉冲个数的电路称为计 数器。计数器是一个周期性的时序电路，其状态图有一个 闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计 数器的模值M。由n个触发器构成的计数器，其模值M一般 应满足2n-1＜M≤2n。
2020/7/21
在多触发器构成的数字系统中，在协调工作时，需设计 一个控制信号，称为时钟或使能信号E，对基本RS触发器， 增加两个与非门，使能信号E即构成门控RS触发器。如图所 示：
S
E
E
R
从逻辑图得知：当E=1时，实现基本RS触发器功能，当E=0时， 因两输入为低电位执行保持功能，触发器被锁住。输出状态不变 ，故又称它为RS锁存器。
Q 1
1.
& G1 11 10
1 SD 0
Q 1
. 0 若先翻转
& G2 11
1 RD 0
若G1先翻转，则触发器为“0”态
2020/7/21
10.1.2 基本RS触发器的描述方法
将触发器的初态标记为Qn、次态标记为Qn+1。 方法一：功能表描述方法
RS
R
S 初态Qn 次态Qn+1 说明
001 1
无关
• 2. 复位功能：当J=任意值，K＝1时，复位端K高 电位有效，实现复位功能，即Q=0,Q=1。
• 3. 保持功能：当J=0，K＝0时，两输入端均处于 无效高电位状态，电路输出状态保持不变。
• 4.翻转功能：当J=1，K=1时，两输入端均处于有 效高电位状态，实现翻转功能，即Qn＋1＝Qn。将 JK触发器的JK连接在一起，称为输入端T，则构 成T触发器。
2020/7/21
例10.3
2020/7/21
对于Q1波：由图知道，触发器的输出在每个时钟下降沿 发生翻转。 对于Q2波： 在时刻A，Q2初态为0。按J,K触发器“0看J”的规则， 由于J=Q1=0，故Q2在CP下降沿到来后仍保持为0不变 。时刻B： Q2初态为0。由于J=Q1=0，故Q2在CP下降 沿到来后由0翻转为1。 时刻C： Q2初态为1。按J,K触发器“1看K”的规则， 由于K=Q1=0，故Q2在CP下降沿到来后仍保持为1不 变 时刻D： Q2初态为1。由于K=Q1=0，故Q2在CP下 降沿到来后由1翻转为0。
电大电工电子技术第10 章触发器与时序电路
2020年7月21日星期二
时序逻辑电路（简称时序电路） 的特点是：任意 时刻的输出信号（称为次态）不仅取决于该时刻 的输入信号，而且还取决于电路原来的状态（称 为初态），即与以前的输入信号有关，当输入信 号消失后，电路状态仍维持不变。这种具有存贮 记忆功能的电路称为时序逻辑电路。 如触发器，寄存器，计数器和移位寄存器等
& G1
& G2
SD 两输入端 RD
两个输出分别记 Q 、Q
两; 个输入分别记为 R、 S 。
1
S、R
均是低电平有效。
0
特点： 1）两个输出端 Q、 Q 的状态相反；
2）具有两个稳定状态：一个称之0态（Q=0， Q=1）
一个称之1态 （Q=1， Q=0）
3）若外加适当的信号，能实现两种稳态的相互转换。
按功能分
数码寄存器 移位寄存器
单向移位寄存器 双向移位寄存器
本节重点介绍四位双向通用移位寄存器
2020/7/21
74194－－－4位双向移位寄存器
74194－－－4位双向移位寄存器
∧
QAQ B QCQD
CLK
S0
74194 SLSER
S1
CLR 7A4B19C4是DSR正SE边R 沿
型触发器
逻辑符号 74194功能表
2020/7/21
正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
2020/7/21
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
SD 两输入端
RD
输入端S的含义是“置位端”，R的含义是“复位端”
（1）置位功能，即 SD=0，RD = 1
0
1
设原态为“0”态
Q
Q
1.
.0
翻转为“1”态
2020/7/21
& G1
0 0 SD
& G2
1 1
RD
设原态为“1”态
结论: 不论 触发器原来 为何种状态， 当 SD=0，
RD=1时， 将使触发器 置“1”或称 为置位。
2020/7/21
触发器保持 “1”态不变
1Q
Q0
1.
.0
& G1
& G2
0
1
2020/7/21
根据波形图，还可以绘出Q2Q1的状态图，表示在时 钟作用下Q2Q1的变化过程。
Q2Q1 00 01 11 10
2020/7/21
10.3 寄存器
寄存器是数字系统常用的逻辑部件，它用来存放 数码或指令等。它由触发器和门电路组成。一个触 发器只能存放一位二进制数，存放 n 位二进制时， 要 n个触发器。
• JK触发器根据内部电路结构，可分为主从型和 边沿型，具有不同的动作特点。
1. 主从型：时钟CP上升沿到来前一刻瞬间，J，K 接收输入，并要求CP=1期间，输入状态保持不 稳定。时钟下降沿到来后产生输出，称为电位 触发型方式。
2. 边沿型：负边沿型：时钟CP下降沿到来前一刻 瞬间，J，K接收输入，CP下降沿到来后产生输 出。正边沿型：时钟CP上升沿到来前一刻瞬间 ，J，K接收输入，CP上升沿到来后产生输出。
2020/7/21
例10.2
例10.2
2020/7/21
10.1.5 D触发器
QQ
1D C1
D CP 逻辑符号
脉冲输入端CP高电位有效，即CP由 低电位跳变至高电位时，触发器 接收输入端信号D。下面具体描 述逻辑功能。
1. 置位功能：当D＝1时，实现置位 （置1）功能，即Q=1、Q＝0
2. 复位功能：当D＝0时，实现复位 （置0）功能，即Q=0、Q＝1
，是转换条件
2020/7/21
R=1 S=0
（1） 置位功能：若初态为0，当S＝1，R＝0时，次态为 1 （2） 复位功能：若初态为1，当S＝0，R＝1时，次态为 0 （3） 保持功能： 当初态为0时，如果S＝0，R无论是1或0。次态仍然为0 。 当初态为1时，如果R=0，S无论是1或0。次态仍然为1 。 总结：RS触发器的动作特点为， 初态为0时，若S=1，次态由0置位成1；若S=0，次态 保持0。（记忆为“0看S”） 初态为1时，若R=1，次态由1复位成0；若R=0，次态