EDA技术DA技术与VHDL_第六章

可编程逻辑器件的出现，不仅改变了传统的数字系统设计 方法，而且促进了EDA技术的高速发展。EDA技术是以计算机 为工具，代替人去完成数字系统设计中各种复杂的逻辑综合、 布局布线和设计仿真等工作。
设计者只需用硬件描述语言完成对系统功能的描述，就可 以由计算机软件自行完成处理，得到设计结果。利用EDA工具 进行设计，可以极大地提高设计的效率。
模 模模 块 块块 1 23
模 模模 块 块块 1 23
模模模 块块块 123
C C C B B B
A A A
“自顶向下”设计法示意图
2019/12/6
14
例子：数字钟
数字钟系统
时计数器
分计数器
秒计数器
模 模模 块 块块 1 23
模 模模 块 块块 1 23
模模模 块块块 123
C C C B B B
2019/12/6
3
6.1.1 可编程逻辑器件的分类
1． 按集成密度分类
可编程逻辑器件(PLD)
低密度可编程逻辑 器件(LDPLD)
高密度可编程逻辑 器件(HDPLD)
PROM PLA
2019/12/6
PAL GAL
EPLD
CPLD
可编程逻辑器件的密度分类
FPGA
4
1． 按集成密度分类
可编程逻辑器件从集成密度上可分为低密度可编程逻辑 器件LDPLD和高密度可编程逻辑器件HDPLD两类。
（2）按编程方式分类
可编程逻辑器件的编程方式分为两类：一次性编程OTP （One Time Programmable）器件和可多次编程MTP（Many Time Programmable）器件。
（3）按结构特点分类
PLD按结构特点分为阵列型PLD和现场可编程门阵列型 FPGA两大类。
2019/12/6
TRST：测试复位
2019/12/6
27
6.4 Altera公司的PLD系列产品简介
2019/12/6
20
JTAG（Joint Test Action Group（联合测试行为组织） ） 接口本来是用作边界扫描测试（BST）的，把它用作编程接 口则可以省去专用的编程接口，减少系统的引出线。
采用JTAG模式对CPLD编程下载的连线如图所示。这种 连线方式既可以对CPLD进行测试，也可以进行编程下载。
2019/12/6
26
3、边界扫描技术解决什么问题（主要作用是什么）？JTAG接口有哪几根信号线， 每根信号线的作用是什么？
答：（1）边界扫描技术主要解决芯片的测试问题。 （2） JTAG接口的信号线主要有TCK、TDI、TDO、TMS和TRST。
它们的作用分别为：
TCK：测试时钟信号 TDI：测试数据输入 TDO：测试数据输出 TMS：测试模式选择
设计中，设计者没有灵活性可言，搭成的系统需要的 芯片种类多且数目大。
2019/12/6
13
IEEE标准的HDL（如VHDL 和Verilog HDL）给PLD和 数字系统的设计带来了更新的设计方法和理念，产生了目前 最常用的并称之为“自顶向下”（Top-Down）的设计法。
系统设计
模块A
模块B
模块C
1
1、可编程逻辑器件是怎样分类的？
2、FPGA内部结构由那几个类型的模块组成，每种模块的功能 是什么？
3、边界扫描技术解决什么问题（主要作用是什么）？JTAG接 口有哪几根信号线，每根信号线的作用是什么
2019/12/6
2
6.1 可编程逻辑器件的基本原理
PROM是始于1970年出现第一块可编程逻辑器件PLD （Programmable Logic Device），随后可编程逻辑器件又 陆 续 出 现 了 PLA 、 PAL 、 GAL 、 EPLD 及 现 阶 段 的 CPLD 和 FPGA等。
1．可编程逻辑块（CLB）
2．输入输出模块（IOB）
3．可编程互联资源（IR）
6.2 可编程逻辑器件的设计技术
6.2.1 概 述
在PLD没有出现之前，数字系统的传统设计往往采用 “积木” 式的方法进行，实质上是对电路板进行设计。
即先由器件搭成电路板，再由电路板搭成系统。数字 系统的“积木块”就是具有固定功能的标准集成电路器件， 如TTL的74/54系列芯片等，用户只能根据需要选择合适的 集成电路器件，并按照此种器件推荐的电路搭成系统并调 试成功。
第6章 可编程逻辑器件
本章概要：本章介绍FPLA、PLA、GAL、EPLD和FPGA等各 种类型可编程逻辑器件的电路结构、工作原理和使用方法，并 介绍可编程逻辑器件的编程方法。
•知识要点：（1）可编程逻辑器件的分类。 （2）可编程逻辑器件的结构及特性。 （3）可编程逻辑器件的编程方法。
2019/12/6
使用PC机的并口通过ByteBlaster下载电缆对多个FPGA器件进行配 置的电路连接如图7.24所示。
2019/12/6
23
2019/12/6
CONF_DONE
MSEL1 nSTATUS
MSEL2
DCLK
nCE
nCEO
DATA0 nCONFIG
CONF_DONE
MSEL1 nSTATUS
MSEL2
DCLK
nCE
nCEO
DATA0 nCONFIG
1k
1k 1k
VCC
1k
1
2
3
4
5
9
10
1k
多FPGA芯片配置连线图
24
1、可编程逻辑器件是怎样分类的？
答：（1）按集成密度分类
可编程逻辑器件从集成密度上可分为低密度可编程逻辑器 件LDPLD和高密度可编程逻辑器件HDPLD两类。门数高于700 门为HDPLD，低于700门为LDPLD。
MTP器件是属于可多次重复使用的器件，允许用户对 其进行多次编程、修改或设计，特别适合于系统样机的研制 和初级设计者的使用。
2019/12/6
6
根据各种可编程元件的结构及编程方式，可编程逻辑器件 通常又可以分为四类：
① 采用一次性编程的熔丝（Fuse）或反熔丝（Antifuse）元 件的可编程器件，如PROM、PAL和EPLD等。
LDPLD 通常是指早期发展起来的、集成密度小于700门/ 片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件 CPLD（Complex PLD）和FPGA三种，其集成密度大于700 门/片。如Altera公司的EPM9560，其密度为12000门/片， Lattice公司的pLSI/ispLSI3320为14000门/片等。目前集成度 最高的HDPLD可达25万门/片以上。
2019/12/6
7
② 采 用 紫 外 线 擦 除 、 电 可 编 程 元 件 ， 即 采 用 EPROM 、 UVCMOS工艺结构的可多次编程器件。
2019/12/6
8
③ 采用电擦除、电可编程元件。其中一种是E2PROM，另一 种是采用快闪存储器单元（Flash Memory）结构的可多次编 程器件。
2019/12/6
5
2. 按编程方式分类
可编程逻辑器件的编程方式分为两类：一次性编程 OTP（One Time Programmable）器件和可多次编程MTP （Many Time Programmable）器件。
OTP器件是属于一次性使用的器件，只允许用户对器 件编程一次，编程后不能修改，其优点是可靠性与集成度高， 抗干扰性强。
2019/12/6
9
④ 基于静态存储器SRAM结构的可多次编程器件。目前多数 FPGA是基于SRAM结构的可编程器件。
静态存储器SRAM：速度快，价格高，一般用于高速缓存 动态存储器DRAM：速度慢，价格低，一般用于系统内存
2019/12/6
10
3. 按结构特点分类
PLD按结构特点分为阵列型PLD和现场可编程门阵列型 FPGA两大类。
25
2、FPGA内部结构由那几个类型的模块组成，每种模块的功能是什么？ 答： （1）可编程逻辑块（CLB）：是FPGA的主要组成部分，它主要由 逻辑函数发生器、触发器、数据选择器和变换电路组成。
（2）输入输出模块（IOB）：提供器件引脚和内部逻辑阵列之间的连接。
（3）可编程互联资源（IR）：可以将FPGA内服的CLB和CLB之间、 CLB和IOB之间连接起来，构成各种复杂的系统。
2019/12/6
17
6.2.4 边界扫描技术
边界扫描测试BST（Boundary-Scan Testing）是针对器件密 度及I/O口数增加，信号注入和测取难度越来越大而提出的一种新的 测试技术。它是由联合测试活动组织JTAG提出来的，而后IEEE对 此制定了测试标准，称为IEEE 1149.1 标准。边界扫描测试技术主 要解决芯片的测试问题。
VCC
1k
1k
Altera
MAX70
00 系列器
件
TCK TDO TMS TDI
1
2
3
4
5
9
Байду номын сангаас
10
2019/12/6
1k CPLD编程下载连线图
GND
21
由于ISP器件具有串行编程方式，即菊花链结构，其特点是各片 共用一套ISP编程接口，每片的SDI输入端与前一片的SDO输出端相 连，最前面一片的SDI端和最后一片的SDO端与ISP编程口相连，构 成一个类似移位寄存器的链形结构。因此采用JTAG模式可以对多个 CPLD器件进行ISP在系统编程，多CPLD芯片ISP编程下载的连线如 图所示。
A A A
“自顶向下”设计法示意图
2019/12/6
15
6.2.3 在系统可编程技术
在系统可编程（In-System Programmable，简称ISP）技 术是20世纪80年代末Lattice公司首先提出的一种先进的编程 技术。
在系统可编程是指对器件、电路板或整个电子系统的逻 辑功能可随时进行修改或重构的能力。支持ISP技术的可编 程逻辑器件称为在系统可编程器件（ISP-PLD），例如 Lattice公司生产的ispLSI1000~ ispLSI8000系列器件属于ISPPLD。
VCC
Altera的MAX7000系列器件或其他JTAG器件 1k
1k
1
2
TDO TDI TDO TDI TDO TDI
3
4
5
TCK TMS
TCK TMS
TCK TMS
9
10
2019/12/6
1k
多CPLD编程下载连线图
GND
22
6.3.2 使用PC机的并口配置FPGA
基于SRAM LUT结构的FPGA不属于ISP器件，它是以在线可重配 置方式ICR（In Circuit Reconfigurability）改变芯片内部的结构来进 行硬件验证。利用FPGA进行电路设计时，可以通过下载电缆与PC机 的并口连接，将设计文件编程下载到FPGA中。
2019/12/6
18
6.3 可编程逻辑器件的编程与配置
由于可编程逻辑器件具有在系统下载或重新配置功能，因此在电路设 计之前就可以把其焊接在印刷电路板上，并通过电缆与计算机连接。在设 计过程中，以下载编程或配置方式来改变可编程逻辑器件的内部逻辑关系， 达到设计逻辑电路目的。
前常见的可编程逻辑器件的编程和配置工艺包括基于电可擦存储单元 的E2PROM或Flash技术的编程工艺、基于SRAM查找表的编程单元的编程 工艺和基于反熔丝编程单元的编程工艺三种。
阵列型PLD的基本结构由与阵列和或阵列组成。简单PLD （如PROM、PLA、PAL和GAL等）、EPLD和CPLD都属于阵列型 PLD。
现场可编程门阵列型FPGA具有门阵列的结构形式，它有 许多可编程单元（或称逻辑功能块）排成阵列组成，称为单 元型PLD。
2019/12/6
11
FPGA的基本结构
2019/12/6
16
6.2.4 边界扫描技术
边界扫描测试BST（Boundary-Scan Testing）是针对器件密度及 I/O口数增加，信号注入和测取难度越来越大而提出的一种新的测试技术。 它是由联合测试活动组织JTAG提出来的，而后IEEE对此制定了测试标 准，称为IEEE 1149.1 标准。边界扫描测试技术主要解决芯片的测试问 题。
2019/12/6
19
6.3.1 CPLD的ISP方式编程
ISP方式是当系统上电并正常工作时，计算机就可以通过CPLD器件拥 有的ISP接口直接对其进行编程，器件被编程后立即进入正常工作状态。
CPLD的编程和FPGA的配置可以使用专用的编程设备，也可以使用下 载电缆。例如用Altera公司的ByteBlaster（MV）并行下载电缆，将PC机 的并行打印口与需要编程或配置的器件连接起来，在MAX+plusII工具软件 的控制下，就可以对Altera公司的多种CPLD和FPGA进行编程或配置。