第1章 数字集成电路的历史与现状

Verilog发展历史 •1985年，Gateway Design Automation公司为其 仿真器产品开发了Verilog语言。 •1989年，Cadence收购Gateway公司，并继续推 广该语言和仿真器。 •1990年，组织了OVI（Open VerilogInternational） •1993年，IEEE开始了Verilog的标准化工作。 •1995年公布了IEEE 1364-1995 Verilog标准。 •2001年公布了IEEE 1364-2001 Verilog标准， 对IEEE 1364-1995 进行了修订。
降时间是否安全和稳健。
常用的静态时序分析工具： Synopsys公司的Prime Time和 Cadence公司的ETS。 形式验证工具：保证物理版图实现的功能与RTL模型的逻辑功 能一致。 常用的形式验证工具：Cadence公司的LEC(logic equivalence check)和Synopsys公司的Formality。 大规模数字IC设计需要各种各样的EDA软件来保证每个环节的 正确性，并加速设计进程。 版图的工艺规则检查(DRC)。 版图和网表的等效连线检查(LVS)。
1.2.3 自顶向下与自底向上相结合的设计方法
结合两种方法的优点。 1.3 数字集成电路前端设计语言及后端设计软件(EDA) 1.3.1 Verilog HDL设计语言 为什么要采用硬件描述语言（HDL）
•随着设计复杂性的提高，无法再用硬件直接实现需要
的功能，利用HDL可以提高描述的抽象层次，降低设计 复杂性。 •易于通过EDA工具完成工艺无关的设计，有利于保证设 计正确性和对设计进行管理、归档和重用。
The Babbage Difference Engine I (1832)的工作部件 机械计算装臵 能执行加、减、乘、 除基本运算（十进制） 分“存放”和“执行” 两个周期序列
25,000 个部件
成本：£17,470
复杂性问题
1.1.2 电子技术和半导体技术的诞生 20世纪40-70年代，电子技术和半导体技术的突飞猛 进为数字设计的发展提供了新的舞台。 1.电子管(vacuum tube)时代
4. 集成度的迅猛发展 中小规模集成电路时代（1964～1975）：此时集成到一个芯片 内的晶体管数量还相当有限，实现的还只限于简单的、完成基本 处理功能的组合逻辑门一级的电路和简单的触发器、寄存器之类 的电路，故被称为中、小规模集成电路(MSI、SSI)。 大规模和超大规模集成电路时代（1975－1990）：半导体器件 生产工艺的改进，使得在一片半导体基片上，可以生产出数量更 多的晶体管，就形成了大规模集成（large scale integration,LSI）电路和超大规模（very large scale integration,VLSI）电路。 甚大规模和极大规模集成电路时代（1990－）：单个芯片内的 晶体管数量达到百万个时被叫做甚大规模电路（ultra large scale integration,ULSI）, 达到一亿个时被叫做极大规模电路 （extremely large scale integration,ELSI）。 摩尔（Gordon Moore）定律:芯片的集成度和速度每18个月提 高一倍。
课程名称：超大规模集成电路设计方法学
VLSI Design Methodology
授课教师：曲英杰 电子邮箱：quyj_qust@163.com
邮箱密码：xuesheng 青岛科技大学信息科学技术学院
参考教材（1） •电子工业出版社,李东生等译, 现代VLSI设计--基于IP 核的设计（第四版）, 2011年7月 •科学出版社，林丰成等编著,数字集成电路设计与技术, 2008年10月第1版 •清华大学出版社，刘明业等译，硬件描述语言 Verilog （第四版） •北京航空航天大学出版社，夏宇闻，复杂数字电路与 系统的VerilogHDL设计技术 •高等教育出版社，夏宇闻，从算法设计到硬件逻辑的 实现——复杂数字逻辑系统的VerilogHDL设计技术和方 法——实验练习与Verilog语法手册 •北京航空航天大学出版社，夏宇闻，Verilog数字系统 设计教程 •人民邮电出版社，张亮，数字电路设计与VerilogHDL
验证语言：System Verilog、System C等。
1.3.4 数字IC设计后端EDA(electronic design
automation)工具 1.数字IC设计的综合(synthesis)软件 综合软件是从算法到门级实现的“自动化翻译软件”。 综合软件的主要功能有两个：映射和优化。
版图的电气规则检查(ERC)。
1.4 数字IC的几种设计模式 1.4.1 全定制设计模式(full custom)
从顶层模块划分到最底层的MOS管实现，每个参数都由工程师 设计定制，包括版图绘制、连线等。 全定制设计的优点是性能和成本达到最优，缺点是设计复杂度 高、周期长。 模拟电路的设计至今仍然离不开全定制方式。 1.4.2 标准单元设计模式(standard cell) 标准单元是IC foundry或IP厂商提供的最基本的门级模型，包 括标准的仿真库参数、原理图、版图和可综合的模型等。 标准单元的版图有一个显著的特点：高度相等。 标准单元设计方式的特点是标准、方便、仿真速度快、布局布 线容易、设计周期短。
世界上第一台电子数字计 算机ENIAC（Electronic Numerical Integrator And calculator），1946年由美 国宾夕法尼亚大学研制，字 长12位，运算速度5000次/ 秒，使用18800个电子管、 1500个继电器，功耗150kw， 占地170m2，重达30吨，造 价100万美元。
1.2 现代数字设计方法的发展
1.2.1自底向上设计（bottom-up）
设计定制的门电路(仿真验证)
N
仿真验证pass?
Y
设计定制的模块电路(仿真验证)
N
仿真验证pass?
优点：在设计 早期能够准确 估算性能、规 模。 缺点：效率低、 周期长、一次 设计成功率低。
Y
设计顶层模块电路(仿真验证)
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 数字集成电路的历史与现状 现代数字设计方法的发展 数字集成电路前端设计语言及后端设计软件(EDA) 数字IC的几种设计模式 数字IC设计面临的挑战 集成电路的分类 集成电路相关的一些基本概念 集成电路设计流程简介 集成电路设计质量评价
课程内容
第1章 数字集成电路的历史与现状 第2章 数字IC设计方法学
第3章 Verilog/VHDL硬件描述语言
第4章 HDL逻辑设计 第5章 低功耗数字电路 第6章 逻辑电路的设计验证 第7章 逻辑综合
第8章 可测性设计
第9章 FPGA设计与芯片验证 第10章 基于硬件仿真系统的IC功能验证
第1章 数字集成电路的历史与现状
业界常用的RTL(Register Transfer Level ) 级综合
工具：Synopsys公司的Design Compiler(简称DC)、 Cadence公司的Encounter RTL Compiler、Mentor公司 的Leo Spectrum等。 综合工具往往包含可测性设计软件，如DFT Compiler
•易于对设计进行修改，以探索不同的设计可能性。
•便于提高设计的效率。
硬件描述语言（HDL）的特点 •采用高级程序设计语言的结构，但与一般软件程序设 计语言有差别，它是针对硬件系统与部件设计的。 –在不同的抽象层次上描述电路的功能和连接关系，可 以描述电路的结构。 –除了描述功能之外还描述时序关系。 –并行性：同时进行多个任务。 –时间：具有描述延迟等时间概念的能力。 常见的两种硬件描述语言 •VHDL：VHSIC（very high-speed IC）hardware description language，得到美国军方支持，1987年成 为IEEE标准，1993年进行修订。类似ADA语言。 •Verilog：由民间发展起来，1995年成为IEEE标准， 2001年进行了修订。类似C语言。
等，可为同步数字电路自动生成测试电路并自动产生测
试向量(ATPG)。
2.数字IC设计的自动布局布线工具 实现自动布局和布线功能。 能够大大缩短数字IC版图的设计周期。 能最大限度地减少手工布局布线所产生的错误。 修复布局布线产生的时序问题。 常用的布局布线工具有：Cadence公司的SOC Encounter、 Synopsys公司的Astro等。 3、其它后端设计分析工具 静态时序分析(static timing analysis)工具：用于分析数字 IC后端设计中的时序在真实信号负载情况下是否满足寄存器时钟 的建立时间和保持时间，同时可以分析电路的驱动能力及上升下
2.晶体管(transistor)时代 电子管体积大、功耗高、价格贵、易破碎。 晶体管，通常指的是晶体三极管，是用半导体材料制 作出来、封装在一个金属壳内的带有三个管脚的小器件， 1958年进入批量生产阶段。用它可以设计出实现反相功 能的反相器线路，在此基础上，可实现组合逻辑线路， 和触发器、寄存器、计数器等各种时序逻辑线路。 晶体管体积小、功耗低、性能更加稳定。
第一个晶体管 Bell Labs, 1947 双极型晶体管 Schockley, 1949 第一个双极型数字 逻辑门 Harris, 1956 提出集成电路的构想 TI的Jack Kilby, 1958
3.从分离到集成 分离晶体管系统连线复杂、体积大、功耗大、成本高、 可靠性差。 1958年德州仪器(Texas Instruments)的工程师基尔 比制造出第一块IC，集成了1个晶体管、1个电容、1个 电阻。 双极逻辑 1960’s ECL 3-input Gate Motorola 1966
1.3.2 VHDL设计语言
略。 1.3.3 验证和验证语言 数字IC设计进入超大规模时代以后，影响设计周期的 关键因素已经不是设计时间，而是发现和修改设计中存
在的问题。
验证(Verification):从数字设计开始，就对系统功 能以及重要信号进行描述，以便为下一级的模型设计提 供正确结果以供比较，修正下一级模型设计中引入的偏 差和错误。
参考教材（2） •清华大学出版社，Jan M. Rabaey，Digital Integrated Circuits, A Design Perspective ，数字 集成电路设计透视（第二版） •机械工业出版社，Neil H.E. Weste& David Harris, CMOS大规模集成电路设计（英文版第三版, CMOS VLSI Design: A Circuit and Systems Perspective）， •电子工业出版社，Michael John Sebastian Smith ， 专用集成电路设计, Application-Specific Integrated Circuits （英文影印，中文翻译） •清华大学出版社，杨之廉，申明，超大规模集成电路设 计方法学导论 •机械工业出版社，徐振林等译，VerilogHDL硬件描述语 言 •电子科技大学出版社，张明，VerilogHDL实用教程
N
仿真验证pass?
YBiblioteka Baidu
版图绘制(根据经验调整电路)
工艺制造
1.2.2自顶向下设计（top-down）
规划产品的性能、功能？ N 仿真验证pass? Y 建立系统级的描述模型 N 仿真验证pass? Y 建立寄存器传输级(RTL)模型
N 仿真验证pass? Y
建立逻辑级(gate)模型 N 仿真验证pass? Y 后端设计(综合优化、布局布线) N 仿真验证pass? Y tape out
1.1 数字集成电路的历史与现状 数字集成电路的历史和发展与计算机的历史和发展密 切相关。 1.1.1 机械式计算机的启蒙时代 算筹和算盘、计算尺、手摇式计算器、法国数学家帕 斯卡(Pascal)发明的钟表式齿轮计算机、莱布尼茨乘法 器、巴贝奇微分器。 1703年，德国数学家莱布尼茨(Leibniz)的论文《谈 二进制算术》发表在《皇家科学院论文集》上。 19世纪，英国数学家布尔(Boole)运用代数方法研究 逻辑学，1844年发表了著名论文《关于分析中的一个普 遍方法》。 布尔代数为数字设计奠定了坚实的科学基础，也成为 计算机科学的理论基础。