4位二进制加法器课程设计解析
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
长安大学
电工与电子技术课程设计
题目:4位二进制加法器学院:汽车学院
专业:汽车运用工程
班级:
姓名:
学号:
指导老师:***
目录
一、课题名称与技术要求···························
二、摘要·········································
三、总体设计方案论证及选择·······················
1、方案论证与选择······························
2、加法器的选取································
3、译码器的选取································
4、数码管的选取································
四、设计方案的原理框图、总体电路原理图及说明·····
1、原理框图····································
2、总体电路原理图······························
3、说明········································
五、单元电路设计、主要元器件选择及电路参数计算···
1、单元电路设计································
2、主要元器件选择······························
六、收获与体会及存在的问题·······················
七、参考文献·····································
八、附件·········································
一、课题名称及技术要求
1、课题名称:四位二进制加法器
2、技术要求:
a、四位二进制加数与被加数输入
b、二位数码管显示
二、摘要
本加法器要实现能够输入加数和被加数,并且还能够将最终结果用二位数码管显示出来的功能。由于输入的加数和被加数是四位二进制数,所以我们通过控制8个开关A3、A2、A1、A0和B3、B2、B1、B0的“闭合”与“断开”来实现输入“1”和“0”,将8个开关所输入的信号输入到“超前进位集成4位二进制加法器74LS283”,然后将加法器的5个输出端接到译码器Ⅰ,这个译码器加法器所得的和数译码成十进制的十位数和个位数,并将两个数位上的数分别以4为二进制码X3、X2、X1、X0和Y3、Y2、Y1、Y0输出,最后分别将十位、个位的二进制码输入到两个“74LS247型七段译码器”,译码器与BS204数码管相连,数码管便将两个加数的和以二位十进制数显示在数码管上了。
三、总体设计方案论证及选择
1、方案论证与选择
方案一:加数与被加数的输入,通过键盘直接输入两个二位十进制数,然后通过译码器将它们翻译成两个四位二进制数,然后通过并行加法
器进行加法运算,将所得和通过译码器翻译后,再将翻译结果输入到七段数码管,最终将计算结果以二位十进制数形式显示在七段数码管上。
方案二:加数与被加数的输入,通过八个开关的“闭合”与“断开”分别表示“0”和“1”,来输入两个四位二进制数,然后通过并行加法器进行加法运算,将所得的和,通过五个发光二级管的“亮”与“灭”分别表示“1”“0”,表示成一个五位二进制数。
方案三:加数与被加数的输入,通过八个开关的“闭合”与“断开”分别表示“0”和“1”,来输入两个四位二进制数,然后经过并行加法器进行加法运算,然后通过译码器翻译后,再讲翻译结果输入到七段数码管,最终将计算结果以二位十进制数形式显示在七段数码管上。
方案比较:
方案一,看起来很“高大上”,但是第一步的键盘输入及译码功能电路很复杂,难以实现。因此舍弃此方案
方案二,第一眼看上去,感觉方案很古老,输入用8个开关,而输出用5个灯表示,虽然简单,但是不符合课题中“二位数码管显示
”这一技术要求。因此舍弃此方案。
方案三,输入方式很土,但是操作很简单,同时也能达到用二位数码管显示的要求。因此,选择此方案最恰当。
2、加法器的论证与选择
a、串行加法器
可用课本P267例20.7.1所给的电路设计,用四个1位全加器组成一个能够实现两个4位二进制数的运算的加法器,这样串行进位全加器,任意1位的运算都必须等到低位加法完成送来进位是才能进行,缺点是运算速度很慢,优点是电路比较简单。
b、并行加法器
可直接用集成元件超前进位集成4位二进制加法器74LS283,这种全加器,工作时,各位同时进行运算,进位数直接根据各位的加数确定了,不需要等到低位运算结束就可得到进位数,缺点是电路设计比较复杂,优点是运算速度更快。
选择:由于并行加法器已经有现成的集成元件,为了电路设计简单,也考虑到常用的元件,我们选择超前进位集成4位二进制加法器74LS283。
3、译码器Ⅱ的论证与选择
译码是编码的逆过程,将输入的每个二进制代码赋予含义“翻译”出来,给出相应的输出信号。这里要用到显示译码器,显示译码器分为七段译码器和八段译码器,此处不需要显示小数,所以最终选择七段译码器。
七段显示译码器的功能是把“8421”码二-十进制代码译成对应数码
管的七段信号,驱动数码管,显示出相应的十进制数码。常见且常用的用的有74LS247型译码器和74LSS248型译码器,74LS247输出低电平有效,74LS248输出高电平有效。两种都可以用,我们所熟悉的是课本所讲的74LS247,所以,最终选择74LS247型译码管。
4、数码管论证与选择
数码管的作用,就是将译码器“翻译”过来的信号,通过七段发光二级管显示出来,由于数码管要与译码器配合使用,前边用的是74LS247型译码器,应采用共阳极数码管,所以最终选择共阳极BS204型半导体数码管。
四、设计方案的原理框图、总体电路原理图及说明
1、原理框图