第三章讲义 内部存存储器

双译码方式，适用于大容量的存储器
驱动器 I/O电路 片选与读/写控制电路 输出驱动电路
2114结构示意图
2114矩阵结构示意图
2114组成结构示意图
一个静态MOS存储器由存储体、读写电路、地址译 码电路和控制电路组成，如下图所示
基本的SRAM逻辑结构
32K*8位的SRAM结构图
CPU
DB，n 位（传送数据）
READ WRITE
内存
地址总线 AB 的位数决定了可寻址的最大内存空间。 数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量。 控制总线 CB 指出总线周期的类型和本次入出操作完成的时刻。
静态存储器的结构
存储体 地址译码器： 单译码方式，适用于小容量的存储器
A0 A1 A2 A3 A4 A5 A6 A7
Z0 地 址 寄 存 器 地 址 译 码 器
. . . .
0 1
. . . .
D0 D1 读 写 电 路 D15
256×16位
Z255
15 读写控制
静态RAM存储器框图（单译码）
R/W
CS
A0 A1 A2 A3 A4 A5 A6 A7
Z0 地 址 译 码 器 Z1
DRAM存储器
常见的动态RAM基本元电路有四管式、三管式、单管式三 种，它们的共同特点是靠工作管栅极的电容存储电荷的 原理来寄存信息的
若电容上存储有足够的电荷，则表示存储数据‘1’ 电容上没有电荷则表示存储数据‘0’ 由于自然漏放，电容上的电荷一般只能维持比较短的一 段时间，例如1-2ms，因此即使电源不掉电，信息也会 自动消失，必须定期进行数据再生、刷新
频带宽度Bm:存储器被访问时，可以提供的数据传送速率，单位： KB/S或者MB/S。 单体存储器Bm=W/Tm（理想情况） m个存储器并行工作时， Bm=W· m/Tm（理想情况）
二、（辅助）存储器技术指标
辅助存储器的特点
1、辅存具有容量大、速度慢、价格低、可脱机保存信息等 2、主要有有硬磁盘、软磁盘、磁带、光盘等
3.2随机读写存储器
四. 6管SRAM怎样读操作?
读操作 时,T5678都导 通,A\B和D\D相连.
二、SRAM存储器的组成
存储体：存储单元的集合，通常用X选择线(行线)和Y选择线 (列线)的交叉来选择所需要的单元。 地址译码器：将二进制表示的地址转换成输出端的高电位， 驱动相应的读写电路，以便选中所要访问的存储单元。 地址译码有两种方式： 单译码方式 双译码方式
按在计算机系统 中的作用
主存储器、辅助存储器、缓冲存储器、控制存储器
二、（主）存储器技术指标
主存储器技术指标：容量、存取时间、存储周期、存储器带宽
1、存储器容量Sm：存储器可容纳的存储单元总数，单位：字或字节B或 KB或MB或GB或TB。其中： 1TB=240B 1GB=230B 1MB=220B 1KB=210B
基本的SRAM逻辑结构
读写互锁结构
基本的SRAM逻辑结构
32K*8位的SRAM管脚图
静态MOS存储器芯片实例
Intel2114镜台MOS存储器片的的逻辑结构方框图
静态RAM的读写时序
Intel2114静态MOS存储器片时序参数
静态RAM的读周期时序
读周期时序图
静态RAM的读周期时序
3.1存储器概述
一、存储器分类
按存取方式 随机存储器RAM（Random Access Memory）：随机 存取且存取时间与位臵无关 顺序存储器SAM（Sequential Access Memory）存取 时间与位臵有关 半顺序存储器RSAM（ Random Sequential Access Memory ）：每道随机访问，但道内顺序存储，如磁盘 按读写功能 只读存储器ROM（Read Only Memory）：只能读出不 能写入 随机存储器RAM（Random Access Memory）：能写 能读 按信息可保存性 非永久性存储器（易失性） 永久性存储器（非易失性）
有三个功能端：选择端(地址端)、数据端、控制端
根据元电路类型的不同，分为双极型、MOS型 外型就是一个封装的芯片，每个芯片包含一个存储元矩阵
3.2随机读写存储器
一. SRAM基本存储元
下图描述了存储元的操作
3.2随机读写存储器
一. SRAM基本存储元 基本存储元是组成存储器的基础和核心,它用来存储一位 二进制信息0或1
. . . .
0,0 1,0
0,1 1,1
0,15 1,15
Z255
255,0 255,1 255,15
单译码方式
双译码方式： 4096×1芯片
双译码方式
1024×4芯片
I/O1
I/O4
内存芯片外部封装图 片选端 CS
R/W D0 D1 VCC GND
地址空间：
A11…………………A0 16进制
3、前三种均属于磁表面存储器
二、（磁表面）存储器的主要技术指标
1、记录密度通常是指单位长度内所存储的二进制信息 量，有道密度和位密度两个参数
2、存储容量是指外存所能存储的二进制信息总数量， 一般以位或字节为单位 3、平均寻址时间是平均找道时间和平均等待时间之和 4 、数据传输率是指单位时间内磁表面存储器向主机传 送数据的位数或字节数
静态RAM的写周期时序
写周期时序图
静态RAM的写周期时序
写周期时序图
静态RAM的写周期时序
写周期时序图在写周期中，也是地址线先有效，接着 片选信号/CS有效，写命令/WE有效(源自文库电平)
此时数据总线I/O上必须臵写入数据，在tWD时间段将 数据写入存储器 之后撤消写命令/WE和/CS 为了可靠写入，I/O线写入数据要有维持时间thD，/CS 的维持时间也比读周期长。tWC时间称为写周期时间 为了控制方便，一般取tRC=tWC，通常称为存取周期
DRAM存储器
DRAM存储器(单管)
基本电路 写入操作 读出操作 再生操作
DRAM存储器（比较）
四管电路的缺点是管子比较多，占用芯片面积 大，集成度低，但优点是外围电路比较简单， 读出过程就是刷新过程，故在刷新时不需要另 外设臵外部逻辑 单管电路的元件数小，集成度高，但因为读 ‘1’和‘0’时，数据线上的电平差异很小， 需要高鉴别能力的读出放大器配合工作，外围 电路比较复杂
读周期时序图
静态RAM的读周期时序
在读周期中，地址线先有效，以便进行地址译码，选 中存储单元。为了读出数据，片选信号/CS和读出使 能信号/OE也必须有效(由高电平变为低电平) 从地址有效开始经tAQ(读出)时间，数据总线I/O上出 现了有效的读出数据 之后/CS、/OE信号恢复高电平，tRC以后才允许地址 总线发生改变。tRC时间称为读周期时间
A0 A1
数 据 线
D15 A11
地 址 线
0000 0000 0000 000H …… …… …… 1111 1111 1111 FFFH 存储容量： 4096×16 （共有212=4096个存储单 元，每个存储单元为 16bits）
内存：计算机中存储正处在运行中的程序和数据的部件， 通过地址、数据、控制三类总线与其它部件连通。 AB，K 位（给出地址）
5、误码率是衡量磁表面存储器出错概率的参数，它等 于从辅存读出时间，出错信息位数和读出的总信息位数 之比。
二、存储器技术指标
对存储器要求： “容量大、速度快、价格低” 怎样达到要求？
1) 引入并行和重叠技术，构成并行主存系统，如单体 多字存储器、多体交叉存储器。
2) 改善存储器系统结构，发展存储体系（或称存储系 统）。 存储部件在系统的特征方面，表现了最广泛的 波动范围。在满足系统存储性能要求方面没有任何 技术是最优的，这导致所有存储系统都是分层组织 的
动态存储芯片实例
CAS 时钟 发生器 时钟 RAS 发生器
16K×1的2116芯片
动态RAM读写时序
2116读周期参数和写周期参数
动态RAM读周期时序
DRAM读写周期时序波形
正常读写周期，RAS有效比CAS有效出现时间早。所以可以 利用CAS比RAS早启动刷新操作
动态RAM写周期时序
静态RAM的读写时序（例题1）
【例3.1】图3.5(a)是SRAM的写入时序图，其 中R/W是读/写命令控制线，当R/W线为低电平 时，存储器按给定地址把数据线上的数据写 入存储器。请指出下图写入时序中的错误， 并画出正确的写入时序图
静态RAM的读写时序（例题1）
解： 写入存储器的时序信号必须同步，通常，当R/W 线加负脉冲时，地址线和数据线的电平必须是稳定的， 当R/W线达到低电平时，数据立即被存储 因此，当R/W线处于低电平时，如果数据线改变了数值， 那么存储器将存储新的数据⑤，同样，当R/W线处于低 电平时地址线如果发生了变化，那么同样数据将存储 到新的地址②或③ 正确的写入时序图如下
三、存储器分级结构
存储体系（存储系统、存储层次）：
1) 由多种不同的存储器构成 2) 由硬件、软件或者硬件+软件相结合完成程序定位，使之成为一个 整体。 存储系统
CPU
M1
M2
Mn
价格Ci > Ci+1 速度Ti < Ti+1 容量Si < Si+1
C≈Cn T≈T1 S≈Sn
存储系统分级结构
名
3.1存储器概述
存储器发展史
生产技术极大地提高了半导体存储器的各方面性 能，然而存储器的性能仍然成为制约整个计算机 系统性能的瓶颈因素，因为
由于VLSI技术，使得CPU性能的提高速度比存储器性能的提高快 几个数量级，存储器速度无法赶上CPU处理需求 由于现代计算机的体系结构决定了存储器在整个系统中的中心地 位，以及越来越多、而且速度越来越快的外围设备要求直接与内 存储器直接交换数据，这就造成了系统对存储系统带宽的需求的 急剧提高 在多处理机系统中，多处理机之间频繁地相互通信、共享数据的 需要也使得存储器的带宽变捉襟见肘，不能满足需求 结论：所有这些表明单纯依靠VLSI技术无法解决存储器带宽问题， 必须结合不断地为存储子系统寻求新的体系结构，才能缓解存储 器对系统性能的制约
DRAM写周期时序波形图
DRAM刷新
刷新的过程实际上是先将原存信息读出，再由刷新放大 器形成原信息并重新写入的再生过程
它由两个MOS反相 器交叉耦合而成的触 发器
6管SRAM： 管子多，速度受限 功耗太大
3.2随机读写存储器
二. 6管SRAM为什么能存储(稳定)? 若T1截止,A 点为高电位,使T2 导通,此时B点处 于低电位 B点低电位 又使T1更加截 止,这是一个稳 定状态.
3.2随机读写存储器
三. 6管SRAM怎样写操作? 若写入1,I/O线 上输入高电位,A点 高电位,B点低电 位,T1截止,T2导通 当输入信号和 地址选择信号消失 以后,T5678都截 止,T12被强迫保 持,1写入存储单元.
第三章 存储系统
什么是“千年虫”问题？
一、千年虫问题是怎么引起的？
二、千年虫问题给我们的启示是什么？
3.1存储器概述
存储器发展史
世界上第一台计算机ENIAC的存储部件 由20个“累加器”单元构成…
上个世纪的五、六十年代，使用微小的 铁磁体环来构造存储部件… 1970年，仙童公司制造了第一个大容量 的集成电路半导体存储器… 上世纪七十年代末, 半导体存储器全面 取代磁心环构成主存储器…
称
简称
用
途
特
点
高速缓冲 存储器 主存储器 外存储器
Cache 高速存取指令和数据 存取速度快，但 存储容量小 主存 外存 存放计算机运行期间 存取速度较快， 的大量程序和数据 存储容量不大 存放系统程序和大型 存储容量大，位 数据文件及数据库 成本低
3.2随机读写存储器
一. SRAM基本存储元 半导体存储器的基本元件是存储元，尽管可以使用多种技 术构造存储元，但它们具有某些共同特性： 具有两种稳态(或半稳态)，用来代表二进制位1或0 它们能够被写入(至少一次)，即被设置稳态 它们能够被读出，即被检测状态
2、存储器速度（存取时间TA，访问周期Tm，频带宽度Bm） 存取时间：又称存储器访问时间，指从发出读操作命令到操作完成， 将数据读入数据缓冲寄存器为止所经历的时间，单位：ns。 存储周期：连续两次读操作所需要的最小时间间隔，单位：ns。 存储器带宽：单位时间内存储器所存取的信息量，单位： KB/S或者 MB/S。