计算机组成原理第三章2014-2015
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. 功能特性 4. 时间特性
每根传输线的 功能
信号的 时序 关系，在什么时间 内有效
三、总线的性能指标
1. 总线宽度
数据线 的根数 每秒传输的最大字节数（MB／s）
与时钟同步、不同步 地址线 与 数据线 复用
2. 总线带宽
4. 总线复用 5. 信号线数
3. 时钟同步/异步
地址线、数据线和控制线的 总和
四、总线标准
不同厂家生产的各功能部件都遵守了相同的 系统总线的要求，这就是系统总线的标准化问题。 ISA
模块
系统
标 准 界 面
模块
系统
总 线 标 准
EISA
VL-BUS
PCI
总线标准：系统与各模块、模块与模块 之间的一个互连的标准界面。
1. ISA总线 独立CPU的总线时钟，不支持多台设备系 统，数据传输必须经过CPU或DMA，最大传 输速率16MBps，数据线16位，地址线24位。
6.分布式仲裁
分布式仲裁不需要中央仲裁器，每个潜在的 主方功能模块都有自己的仲裁号和仲裁器。 当它们有请求的时候，把它们唯一的仲裁号 发送到共享的仲裁总线上。
每个仲裁器将仲裁总线上得到的号与自己 的号进行比较。如果仲裁总线上的号大，则它的 总线请求不予响应，撤销它的总裁号。 最后获胜的仲裁号保留在总线上。 分布式仲裁是以优先级仲裁策略为基础。
• 从设备(模块)
总线上的信Hale Waihona Puke Baidu传送是由主设备发起的，若多个 设备同时使用总线时，就由总线控制器的判优、 仲裁逻辑按一定的优先等级顺序确定总线使用权。
链式查询 集中式 计数器定时查询 独立请求方式 分布式
• 总线判优控制
2. 链式查询方式
3.5
BS -总线忙 BR-总线请求 BG-总线同意 数据线 地址线
串行通信总线
传输方式
并行通信总线
3.3 总线特性及性能指标
一、总线物理实现
CPU 插件板 M.M 插件板 I/O 插件板
BUS
二、总线特性
1. 机械特性
指总线的物理连接方式，包括总 线的根数，总线的插头、插座的 形状，引脚线的排列方式等。 传输方向 和有效的 电平 范围 地址 数据 控制
2. 电气特性
缺点：主从模块之间的配合属于强制“同步”，
必须在规定时间内完成，对不同速度的部件，必
须按照最慢速度的部件设计公共时钟。
一般用于：总线周期较短，各部件存取周期比较
一致的场合。
例3.1 假设总线的时钟频率为100MHz，总线的 传输周期为4个时钟周期，总线的宽度为32位， 试求总线的数据传输率。若想提高一倍数据传输 率，可采取什么措施？
Pentium机的总线结构分为三层：CPU总线、 PCI总线和ISA总线。
CPU
北 桥
PCI
南 桥
ISA
26
3.5 总线控制
总线控制由总线控制器控制，负责决定哪 个部件发送信息，如何传送定时等。 总线控制包括判优控制和通信控制。
3.5 总线控制
一、总线判优控制
1. 基本概念
• 主设备(模块) 对总线有 控制权 响应 从主设备发来的总线命令
5）具有与处理器和存储器子系统完全并行操 作的能力。PCI总线可视为CPU与外设之间的 一个中间层，通过PCI桥路（PCI控制器）与 CPU连接。PCI具有数据缓冲器。 6）提供数据和地址校验能力 7）可扩充性好，总线驱动能力不足，可采用 多层结构等。
内存条 CPU插座 串行接口 AGP扩展槽 PCI扩展槽 电池 芯片组 BIOS芯片
（同步、异步 结合） (4) 半同步通信
同步 发送方 用系统 时钟前沿 发信号
接收方 用系统 时钟后沿 判断、识别
3.5
总 线 控 制 部 件
BS BR
I/O接口0 BG
I/O接口1
…
I/O接口n
I
…
3. 计数器定时查询方式
BS -总线忙 BR-总线请求
3.5
数据线 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
I/O接口0
I/O接口1
…
I/O接口n
4. 独立请求方式
BG-总线同意 BR-总线请求
3.5
2. EISA总线
在ISA基础上扩充开放的总线标准，分离 出总线控制权，支持多台设备系统，数据传输 必须经过CPU或DMA，支持多主控制器和突 发方式，最大传输速率33MBps，数据线32位 ，地址线32位。
3. PCI总线
1) 高性能不依附于具体处理器，支持33MHz和 66MHz的总线时钟，数据线为32位，可扩展到 64位，传输速率132MBps可升级到528Mbps。 支持突发工作模式。 2）良好的兼容性 3）支持即插即用 4）支持多主设备，允许主设备和从设备之间实 现点对点对等存取。
主模块发出请求信号时，一直等待从模块反馈
回来响应信号后，才开始通信。
主从模块之间增加两条应答线。
1） 不互锁方式
主模块发出请求信号，不必等待接到从模块的
回答信号，而是经过一段时间，确认从模块已经收
到请求信号后，便撤除其请求信号。
从模块接收到请求信号，在条件允许时发出回
答信号，而且是经过一段时间，确认主模块已收到
PCI Express是新一代的总线接口。早在2001年的 春季，英特尔公司就提出了要用新一代的技术取代 PCI总线和多种芯片的内部连接，并称之为第三代 I/O总线技术。 它采用了目前业内流行的点对点串行连接，比起 PCI以及更早期的计算机总线的共享并行架构，每个 设备都有自己的专用连接，不需要向整个总线请求 带宽，而且可以把数据传输率提高到一个很高的频 率，达到PCI所不能提供的高带宽。
位，1或1.5或2个终止位（高电平），起始位至终
止位构成一帧，两帧之间的间隔可以是任意长度。 2）波特率： 单位时间传送二进制数据的位数，用bps（位/秒） 表示，记作波特率。
例 3.2 在异步串行通信系统中，假设每秒传送 120个数据帧，其字符格式规定包含1个起始位， 7个数据位，1个奇校验位，1个终止位，计算 波特率。
4. AGP总线
加速图形端口，显示卡专用局部总线，采 用点对点通道方式，直接与主存联系，以主存 作帧缓冲器，实现高速存取。最大数据传输率 为266Mbps。
5. USB总线
计算机串行接口总线标准，实现外设的快速简 单连接 1）具有真正的即插即用特征。 2）具有很强的连接能力，使用USB HUB最多 可链式连接127个外设到同一系统。 3）数据传输速率 USB1.0：1.5Mbps，12Mbps 。USB2.0数据传输速率可达480Mbps， USB3.0理论带宽达到5Gbps。
二、总线通信控制 （分时控制）
1. 目的 解决通信双方 协调配合 问题 2. 总线周期：完成一次总线操作的时间
申请分配阶段
寻址阶段 传数阶段 结束阶段
主模块申请，总线仲裁决定
主模块向从模块 给出地址 和 命令 启动从模块 主模块和从模块 交换数据 主模块 撤销有关信息， 让出总线使用权。
3. 总线通信的四种方式
回答信号后，主动撤销回答信号。
2) 半互锁方式 主模块发出请求信号，必须待接到从模块的回 答信号后再撤销其请求信号，有互锁关系。 从模块在接到请求信号后发出回答信号，但不 必等待获知主模块的请求信号已经撤销，而是过段 时间自动撤销其回答信号，无互锁关系。
3）全互锁方式
主模块发出请求信号，必须待接到从模块的回
答信号后再撤销其请求信号，有互锁关系。
从模块发出回答信号，必须等待获知主模块的
请求信号已经撤销，再撤销其回答信号。
3.5
主设备
请 求 回 答 从设备 不互锁 半互锁 全互锁
异步通信可用于并行传送和串行传送。
串行异步没有时钟信号，不需传送同步信号，
1）约定字符格式：
1个起始位（低电平），5~8个数据位，一个校验
第三章 系统总线
3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标
3.4 总线结构
3.5 总线控制
冯· 诺依曼计算机硬件框图
存储器
输入设备
运算器
输出设备
控制器
存储器为中心的计算机硬件框图
控制器 数据 输入设备 程序 运算器 存储器 输出设备 结果 计算
3.1 总线的基本概念
2. 单总线结构框图
单总线（系统总线）
3.1
I/O接口
I/O接口 …
I/O接口
CPU
M.M
外部 设备1 外部 设备2 … 外部 设备n
3. 以存储器为中心的双总线结构框图
系统总线
I/O接口
…
I/O接口
CPU
存储总线
M.M
外部 设备1 … 外部 设备n
3.2 总线的分类
1.片内总线
芯片内部 的总线
一、为什么要用总线
二、什么是总线
总线是连接各个部件的信息传输线
是 各个部件共享的传输介质
三、总线上信息的传送
串行
并行
四、总线结构计算机举例
1. 面向 CPU 的双总线结构框图
中央处理 器 CPU
3.1
I/O总线
M 总 线
主存储器 M.M
I/O接口
I/O接口
…
I/O接口
外部 设备1
外部 设备2
…
外部 设备n
例 1： (1)某总线在一个总线周期中并行传送4个字节 的数据，假设一个总线传输周期等于4个总线时钟 周期，总线时钟频率为33MHz，则总线带宽是多 少? (2)如果一个总线传输周期中并行传送64位数据 ，总线时钟频率升为66MHz，则总线带宽是多少?
(3) 异步通信
异步通信允许多模块的速度不一致性，没有公 共的时钟标准，不要求所有部件严格的统一操作 时间，而是采用应答式（握手方式）。
4）标准统一，减少了PC主板插槽需求。 5）连接电缆轻巧，电源体积小。4芯电缆， 6 ）生命力强。
大多数计算机采用分层次的多总线结构。在 这种结构中，速差异较大的设备使用不同速度的 总线，而速度相近的设备模块使用同一类总线。
大多数计算机采用了分层次的多总线结构。右图一个三层 次的多总线结构即有CPU总线、PCI总线和ISA总线。 25
总线通信控制主要解决通信双方如何获知传输开 始和传输结束，以及通信双方如何协调如何配合。
同步通信 异步通信
由 统一时标 控制数据传送, 一般 由总线控制部件发出。 采用 应答方式，没有公共时钟标准
半同步通信 同步、异步结合。
分离式通信 充分 挖掘 系统 总线每瞬间 的 潜力
(1) 同步式输入设备向CPU传输数据
BGn BRn BG1
总 线 控 制 部 件
数据线 地址线
BR1
BG0 BR0
I/O接口0
排队器
I/O接口1 … I/O接口n
5. 三种总线控制方式比较： 1) 链式查询方式，只需要几根线就能按照一定 次序实现总线控制，并且容易扩展设备，对电路 故障敏感，且优先级别低的设备可能很难获得请 求。 3根线 2）计数器定时查询方式，对电路故障不如链式查 询方式敏感，但增加了控制线，控制也比较复杂 。Log2n根线 3）独立请求方式，响应速度快，优先次序控制灵 活，但控制线数量多，总线控制复杂。2n根线
总线传输周期
时钟
T1 T2 T3 T4
地址 读 命令 数据
总线传输周期是连接在总线上的两个部件完 成一次完整且可靠的信息传输时间。 包含4个时钟周期T1，T2，T3，T4 对于读命令,传输周期如下: 1）T1 主模块发地址 2）T2 主模块发读命令
3）T3 从模块提供数据
4）T4 主模块撤销读命令，从模块撤销数据
(2) 同步式数据输出传输
总线传输周期
时钟
T1 T2 T3 T4
地址
数据
写 命令
对于写命令，传输周期如下： T1 主模块发地址
T1.5 主模块提供数据 T2 主模块发出写命令，从模块接收命令后，
必须在规定时间内将数据总线上的数据写到 地址总线指明的单元中。 T4 主模块撤销写命令和数据等信号
优点：规定明确、统一、模块间配合简单一致。
2.系统总线
数据总线 地址总线
计算机各部件之间 的信息传输线
双向 与机器字长、存储字长有关
单向 与存储地址、 I/O地址有关
有出 有入
存储器读、存储器写 总线允许、中断确认
控制总线
中断请求、总线请求
3.通信总线
用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等）
3.2
之间的通信
例3.3 画图说明用异步串行传输方式发送8位十
六进制数据95H。要求字符格式为：1位起始位、
8位数据位、1位偶校验位、1位终止位。
3）比特率
异步通信字符格式包含若干附加位，只考虑
有效数字位。用比特率来衡量异步串行通信的数 据传输速率，即单位时间内传送二进制有效数据 的位数，单位bps。 例3.4 在异步串行传输系统中，若字符格式为: 1 位起始位、8位数据位、1位奇校验位、1位终止 位。假设波特率1200bps，求此时的比特率。
每根传输线的 功能
信号的 时序 关系，在什么时间 内有效
三、总线的性能指标
1. 总线宽度
数据线 的根数 每秒传输的最大字节数（MB／s）
与时钟同步、不同步 地址线 与 数据线 复用
2. 总线带宽
4. 总线复用 5. 信号线数
3. 时钟同步/异步
地址线、数据线和控制线的 总和
四、总线标准
不同厂家生产的各功能部件都遵守了相同的 系统总线的要求，这就是系统总线的标准化问题。 ISA
模块
系统
标 准 界 面
模块
系统
总 线 标 准
EISA
VL-BUS
PCI
总线标准：系统与各模块、模块与模块 之间的一个互连的标准界面。
1. ISA总线 独立CPU的总线时钟，不支持多台设备系 统，数据传输必须经过CPU或DMA，最大传 输速率16MBps，数据线16位，地址线24位。
6.分布式仲裁
分布式仲裁不需要中央仲裁器，每个潜在的 主方功能模块都有自己的仲裁号和仲裁器。 当它们有请求的时候，把它们唯一的仲裁号 发送到共享的仲裁总线上。
每个仲裁器将仲裁总线上得到的号与自己 的号进行比较。如果仲裁总线上的号大，则它的 总线请求不予响应，撤销它的总裁号。 最后获胜的仲裁号保留在总线上。 分布式仲裁是以优先级仲裁策略为基础。
• 从设备(模块)
总线上的信Hale Waihona Puke Baidu传送是由主设备发起的，若多个 设备同时使用总线时，就由总线控制器的判优、 仲裁逻辑按一定的优先等级顺序确定总线使用权。
链式查询 集中式 计数器定时查询 独立请求方式 分布式
• 总线判优控制
2. 链式查询方式
3.5
BS -总线忙 BR-总线请求 BG-总线同意 数据线 地址线
串行通信总线
传输方式
并行通信总线
3.3 总线特性及性能指标
一、总线物理实现
CPU 插件板 M.M 插件板 I/O 插件板
BUS
二、总线特性
1. 机械特性
指总线的物理连接方式，包括总 线的根数，总线的插头、插座的 形状，引脚线的排列方式等。 传输方向 和有效的 电平 范围 地址 数据 控制
2. 电气特性
缺点：主从模块之间的配合属于强制“同步”，
必须在规定时间内完成，对不同速度的部件，必
须按照最慢速度的部件设计公共时钟。
一般用于：总线周期较短，各部件存取周期比较
一致的场合。
例3.1 假设总线的时钟频率为100MHz，总线的 传输周期为4个时钟周期，总线的宽度为32位， 试求总线的数据传输率。若想提高一倍数据传输 率，可采取什么措施？
Pentium机的总线结构分为三层：CPU总线、 PCI总线和ISA总线。
CPU
北 桥
PCI
南 桥
ISA
26
3.5 总线控制
总线控制由总线控制器控制，负责决定哪 个部件发送信息，如何传送定时等。 总线控制包括判优控制和通信控制。
3.5 总线控制
一、总线判优控制
1. 基本概念
• 主设备(模块) 对总线有 控制权 响应 从主设备发来的总线命令
5）具有与处理器和存储器子系统完全并行操 作的能力。PCI总线可视为CPU与外设之间的 一个中间层，通过PCI桥路（PCI控制器）与 CPU连接。PCI具有数据缓冲器。 6）提供数据和地址校验能力 7）可扩充性好，总线驱动能力不足，可采用 多层结构等。
内存条 CPU插座 串行接口 AGP扩展槽 PCI扩展槽 电池 芯片组 BIOS芯片
（同步、异步 结合） (4) 半同步通信
同步 发送方 用系统 时钟前沿 发信号
接收方 用系统 时钟后沿 判断、识别
3.5
总 线 控 制 部 件
BS BR
I/O接口0 BG
I/O接口1
…
I/O接口n
I
…
3. 计数器定时查询方式
BS -总线忙 BR-总线请求
3.5
数据线 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
I/O接口0
I/O接口1
…
I/O接口n
4. 独立请求方式
BG-总线同意 BR-总线请求
3.5
2. EISA总线
在ISA基础上扩充开放的总线标准，分离 出总线控制权，支持多台设备系统，数据传输 必须经过CPU或DMA，支持多主控制器和突 发方式，最大传输速率33MBps，数据线32位 ，地址线32位。
3. PCI总线
1) 高性能不依附于具体处理器，支持33MHz和 66MHz的总线时钟，数据线为32位，可扩展到 64位，传输速率132MBps可升级到528Mbps。 支持突发工作模式。 2）良好的兼容性 3）支持即插即用 4）支持多主设备，允许主设备和从设备之间实 现点对点对等存取。
主模块发出请求信号时，一直等待从模块反馈
回来响应信号后，才开始通信。
主从模块之间增加两条应答线。
1） 不互锁方式
主模块发出请求信号，不必等待接到从模块的
回答信号，而是经过一段时间，确认从模块已经收
到请求信号后，便撤除其请求信号。
从模块接收到请求信号，在条件允许时发出回
答信号，而且是经过一段时间，确认主模块已收到
PCI Express是新一代的总线接口。早在2001年的 春季，英特尔公司就提出了要用新一代的技术取代 PCI总线和多种芯片的内部连接，并称之为第三代 I/O总线技术。 它采用了目前业内流行的点对点串行连接，比起 PCI以及更早期的计算机总线的共享并行架构，每个 设备都有自己的专用连接，不需要向整个总线请求 带宽，而且可以把数据传输率提高到一个很高的频 率，达到PCI所不能提供的高带宽。
位，1或1.5或2个终止位（高电平），起始位至终
止位构成一帧，两帧之间的间隔可以是任意长度。 2）波特率： 单位时间传送二进制数据的位数，用bps（位/秒） 表示，记作波特率。
例 3.2 在异步串行通信系统中，假设每秒传送 120个数据帧，其字符格式规定包含1个起始位， 7个数据位，1个奇校验位，1个终止位，计算 波特率。
4. AGP总线
加速图形端口，显示卡专用局部总线，采 用点对点通道方式，直接与主存联系，以主存 作帧缓冲器，实现高速存取。最大数据传输率 为266Mbps。
5. USB总线
计算机串行接口总线标准，实现外设的快速简 单连接 1）具有真正的即插即用特征。 2）具有很强的连接能力，使用USB HUB最多 可链式连接127个外设到同一系统。 3）数据传输速率 USB1.0：1.5Mbps，12Mbps 。USB2.0数据传输速率可达480Mbps， USB3.0理论带宽达到5Gbps。
二、总线通信控制 （分时控制）
1. 目的 解决通信双方 协调配合 问题 2. 总线周期：完成一次总线操作的时间
申请分配阶段
寻址阶段 传数阶段 结束阶段
主模块申请，总线仲裁决定
主模块向从模块 给出地址 和 命令 启动从模块 主模块和从模块 交换数据 主模块 撤销有关信息， 让出总线使用权。
3. 总线通信的四种方式
回答信号后，主动撤销回答信号。
2) 半互锁方式 主模块发出请求信号，必须待接到从模块的回 答信号后再撤销其请求信号，有互锁关系。 从模块在接到请求信号后发出回答信号，但不 必等待获知主模块的请求信号已经撤销，而是过段 时间自动撤销其回答信号，无互锁关系。
3）全互锁方式
主模块发出请求信号，必须待接到从模块的回
答信号后再撤销其请求信号，有互锁关系。
从模块发出回答信号，必须等待获知主模块的
请求信号已经撤销，再撤销其回答信号。
3.5
主设备
请 求 回 答 从设备 不互锁 半互锁 全互锁
异步通信可用于并行传送和串行传送。
串行异步没有时钟信号，不需传送同步信号，
1）约定字符格式：
1个起始位（低电平），5~8个数据位，一个校验
第三章 系统总线
3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标
3.4 总线结构
3.5 总线控制
冯· 诺依曼计算机硬件框图
存储器
输入设备
运算器
输出设备
控制器
存储器为中心的计算机硬件框图
控制器 数据 输入设备 程序 运算器 存储器 输出设备 结果 计算
3.1 总线的基本概念
2. 单总线结构框图
单总线（系统总线）
3.1
I/O接口
I/O接口 …
I/O接口
CPU
M.M
外部 设备1 外部 设备2 … 外部 设备n
3. 以存储器为中心的双总线结构框图
系统总线
I/O接口
…
I/O接口
CPU
存储总线
M.M
外部 设备1 … 外部 设备n
3.2 总线的分类
1.片内总线
芯片内部 的总线
一、为什么要用总线
二、什么是总线
总线是连接各个部件的信息传输线
是 各个部件共享的传输介质
三、总线上信息的传送
串行
并行
四、总线结构计算机举例
1. 面向 CPU 的双总线结构框图
中央处理 器 CPU
3.1
I/O总线
M 总 线
主存储器 M.M
I/O接口
I/O接口
…
I/O接口
外部 设备1
外部 设备2
…
外部 设备n
例 1： (1)某总线在一个总线周期中并行传送4个字节 的数据，假设一个总线传输周期等于4个总线时钟 周期，总线时钟频率为33MHz，则总线带宽是多 少? (2)如果一个总线传输周期中并行传送64位数据 ，总线时钟频率升为66MHz，则总线带宽是多少?
(3) 异步通信
异步通信允许多模块的速度不一致性，没有公 共的时钟标准，不要求所有部件严格的统一操作 时间，而是采用应答式（握手方式）。
4）标准统一，减少了PC主板插槽需求。 5）连接电缆轻巧，电源体积小。4芯电缆， 6 ）生命力强。
大多数计算机采用分层次的多总线结构。在 这种结构中，速差异较大的设备使用不同速度的 总线，而速度相近的设备模块使用同一类总线。
大多数计算机采用了分层次的多总线结构。右图一个三层 次的多总线结构即有CPU总线、PCI总线和ISA总线。 25
总线通信控制主要解决通信双方如何获知传输开 始和传输结束，以及通信双方如何协调如何配合。
同步通信 异步通信
由 统一时标 控制数据传送, 一般 由总线控制部件发出。 采用 应答方式，没有公共时钟标准
半同步通信 同步、异步结合。
分离式通信 充分 挖掘 系统 总线每瞬间 的 潜力
(1) 同步式输入设备向CPU传输数据
BGn BRn BG1
总 线 控 制 部 件
数据线 地址线
BR1
BG0 BR0
I/O接口0
排队器
I/O接口1 … I/O接口n
5. 三种总线控制方式比较： 1) 链式查询方式，只需要几根线就能按照一定 次序实现总线控制，并且容易扩展设备，对电路 故障敏感，且优先级别低的设备可能很难获得请 求。 3根线 2）计数器定时查询方式，对电路故障不如链式查 询方式敏感，但增加了控制线，控制也比较复杂 。Log2n根线 3）独立请求方式，响应速度快，优先次序控制灵 活，但控制线数量多，总线控制复杂。2n根线
总线传输周期
时钟
T1 T2 T3 T4
地址 读 命令 数据
总线传输周期是连接在总线上的两个部件完 成一次完整且可靠的信息传输时间。 包含4个时钟周期T1，T2，T3，T4 对于读命令,传输周期如下: 1）T1 主模块发地址 2）T2 主模块发读命令
3）T3 从模块提供数据
4）T4 主模块撤销读命令，从模块撤销数据
(2) 同步式数据输出传输
总线传输周期
时钟
T1 T2 T3 T4
地址
数据
写 命令
对于写命令，传输周期如下： T1 主模块发地址
T1.5 主模块提供数据 T2 主模块发出写命令，从模块接收命令后，
必须在规定时间内将数据总线上的数据写到 地址总线指明的单元中。 T4 主模块撤销写命令和数据等信号
优点：规定明确、统一、模块间配合简单一致。
2.系统总线
数据总线 地址总线
计算机各部件之间 的信息传输线
双向 与机器字长、存储字长有关
单向 与存储地址、 I/O地址有关
有出 有入
存储器读、存储器写 总线允许、中断确认
控制总线
中断请求、总线请求
3.通信总线
用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等）
3.2
之间的通信
例3.3 画图说明用异步串行传输方式发送8位十
六进制数据95H。要求字符格式为：1位起始位、
8位数据位、1位偶校验位、1位终止位。
3）比特率
异步通信字符格式包含若干附加位，只考虑
有效数字位。用比特率来衡量异步串行通信的数 据传输速率，即单位时间内传送二进制有效数据 的位数，单位bps。 例3.4 在异步串行传输系统中，若字符格式为: 1 位起始位、8位数据位、1位奇校验位、1位终止 位。假设波特率1200bps，求此时的比特率。