第5章 中央处理器复习要点
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章中央处理器复习要点
一、单周期数据通路的设计
1.操作元件和存储元件的概念，单周期MIPS计算机中有哪些操作元件和存储元件？
组合逻辑元件的特点：其输出只取决于当前的输入。即：若输入一样，则其输出也一样；
定时：所有输入到达后，经过一定的逻辑门延时，输出端改变，并保持到下次改变，不需要
时钟信号来定时。
两个读口（组合逻辑操作）：busA和busB分别由RA和RB给出地址。地址RA或RB有效后，经一个“取数时间(AccessTime)”，busA和busB有效。
一个写口（时序逻辑操作）：写使能为1的情况下，时钟边沿到来时，busW传来的值开始被写入RW指定的寄存器中。
3.熟练掌握课件中的最基本的7条指令执行时数据通路中信息的流动过程，以及在取指令部件中的信息处理，包括元件的连接和所需要的各种控制信号的取值等。同时也能够在前述基本结构上扩展指定功能和格式的一些指令。
状态（存储）元件的特点：具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达；输入端状态由时钟决定何时被写入，输出端状态随时可以读出。
操作元件：加法器(Adder)，多路选择器 (MUX)，算术逻部件(ALU)，加法器(Adder)。
存储元件：D触发器，寄存器（Register），寄存器组（Register File）。
R型指令：（ADD and subtract）add rd, rs, rt；sub rd, rs, rt。
I型指令：（OR Immediate）ori rt, rs, imm16；（LOAD and STORE）lw rt, rs, imm16；sw rt, rs, imm16；（BRANCH）beq rs, rt, imm16。
J型指令：（JUMP）j target。
二、单周期控制器的设计
1.运算器的功能是如何控制的？掌握指令译码的基本原理，OP和func字段如何与指令功能对应？明白每个控制信号与指令译码的对应关系。
2.单周期CPU的周期长度是由什么指令？哪些因素决定的？
三、微程序控制原理
1.微程序控制器的基本思想
2.比较硬连线控制器和微程序控制器的优缺点。
2.寄存器和寄存器组、理想存储器的读过程和写过程，以及它们的区别。
理想存储器（ idealized memory ）
Data Out：32位读出数据
Data In： 32位写入数据
Address：读写公用一个32位地址
读操作（组合逻辑操作）：地址Address有效后，经一个“取数时间AccessTime”，Data Out上数据有效。
控制器（Control）的功能：对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。能对执行部件发出控制信号，是指令的控制部件。
数据通路组成：原状态元件 + 操作元件( 组合电路) + ቤተ መጻሕፍቲ ባይዱ的状态元件
3.指令、微程序、微指令、微命令、微操作它们之间的关系
4.了解水平型微指令和垂直型微指令的概念
四、异常和中断处理
1.异常和中断（外部）的区别
2.掌握计算机中对异常/中断的软件识别（MIPS计算机）和硬件识别这两种不同方式的基本过程。
数据通路：（操作元件和存储元件通过总线方式或分散方式连接而成的进行数据存储、处理、传送的路径。）
数据通路（DataPath）：指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令的执行部件。
数据通路的功能：进行数据存储、处理、传送。
数据通路由两类元件组成：组合逻辑元件（也称操作元件），时序逻辑元件（也称状态元件，存储元件）<需要用到时钟>。
元件间的连接方式：总线连接方式，分散连接方式。
写操作（时序逻辑操作） ：写使能为1的情况下，时钟Clk边沿到来时，Data In传来的值开始被写入Address指定的存储单元中。
寄存器（Register）
有一个写使能（Write Enable-WE）信号
0: 时钟边沿到来时，输出不变
1: 时钟边沿到来时，输出开始变为输入
寄存器组（Register File）
一、单周期数据通路的设计
1.操作元件和存储元件的概念，单周期MIPS计算机中有哪些操作元件和存储元件？
组合逻辑元件的特点：其输出只取决于当前的输入。即：若输入一样，则其输出也一样；
定时：所有输入到达后，经过一定的逻辑门延时，输出端改变，并保持到下次改变，不需要
时钟信号来定时。
两个读口（组合逻辑操作）：busA和busB分别由RA和RB给出地址。地址RA或RB有效后，经一个“取数时间(AccessTime)”，busA和busB有效。
一个写口（时序逻辑操作）：写使能为1的情况下，时钟边沿到来时，busW传来的值开始被写入RW指定的寄存器中。
3.熟练掌握课件中的最基本的7条指令执行时数据通路中信息的流动过程，以及在取指令部件中的信息处理，包括元件的连接和所需要的各种控制信号的取值等。同时也能够在前述基本结构上扩展指定功能和格式的一些指令。
状态（存储）元件的特点：具有存储功能，在时钟控制下输入被写到电路中，直到下个时钟到达；输入端状态由时钟决定何时被写入，输出端状态随时可以读出。
操作元件：加法器(Adder)，多路选择器 (MUX)，算术逻部件(ALU)，加法器(Adder)。
存储元件：D触发器，寄存器（Register），寄存器组（Register File）。
R型指令：（ADD and subtract）add rd, rs, rt；sub rd, rs, rt。
I型指令：（OR Immediate）ori rt, rs, imm16；（LOAD and STORE）lw rt, rs, imm16；sw rt, rs, imm16；（BRANCH）beq rs, rt, imm16。
J型指令：（JUMP）j target。
二、单周期控制器的设计
1.运算器的功能是如何控制的？掌握指令译码的基本原理，OP和func字段如何与指令功能对应？明白每个控制信号与指令译码的对应关系。
2.单周期CPU的周期长度是由什么指令？哪些因素决定的？
三、微程序控制原理
1.微程序控制器的基本思想
2.比较硬连线控制器和微程序控制器的优缺点。
2.寄存器和寄存器组、理想存储器的读过程和写过程，以及它们的区别。
理想存储器（ idealized memory ）
Data Out：32位读出数据
Data In： 32位写入数据
Address：读写公用一个32位地址
读操作（组合逻辑操作）：地址Address有效后，经一个“取数时间AccessTime”，Data Out上数据有效。
控制器（Control）的功能：对指令进行译码，生成指令对应的控制信号，控制数据通路的动作。能对执行部件发出控制信号，是指令的控制部件。
数据通路组成：原状态元件 + 操作元件( 组合电路) + ቤተ መጻሕፍቲ ባይዱ的状态元件
3.指令、微程序、微指令、微命令、微操作它们之间的关系
4.了解水平型微指令和垂直型微指令的概念
四、异常和中断处理
1.异常和中断（外部）的区别
2.掌握计算机中对异常/中断的软件识别（MIPS计算机）和硬件识别这两种不同方式的基本过程。
数据通路：（操作元件和存储元件通过总线方式或分散方式连接而成的进行数据存储、处理、传送的路径。）
数据通路（DataPath）：指令执行过程中，数据所经过的路径，包括路径中的部件。它是指令的执行部件。
数据通路的功能：进行数据存储、处理、传送。
数据通路由两类元件组成：组合逻辑元件（也称操作元件），时序逻辑元件（也称状态元件，存储元件）<需要用到时钟>。
元件间的连接方式：总线连接方式，分散连接方式。
写操作（时序逻辑操作） ：写使能为1的情况下，时钟Clk边沿到来时，Data In传来的值开始被写入Address指定的存储单元中。
寄存器（Register）
有一个写使能（Write Enable-WE）信号
0: 时钟边沿到来时，输出不变
1: 时钟边沿到来时，输出开始变为输入
寄存器组（Register File）