基于CD4046锁相环的频率合成器设计

目录

一、设计和制作任务 (3)

二、主要技术指标 (3)

三、确定电路组成方案 (3)

四、设计方法 (4)

（一）、振荡源的设计 (4)

（二）、N分频的设计 (4)

（三）、1KHZ标准信号源设计（即M分频的设计） (5)

五、锁相环参数设计 (6)

六、电路板制作 (7)

七、调试步骤 (8)

八、实验小结 (8)

九、心得体会 (9)

十、参考文献 (9)

附录：各芯片的管脚图 (10)

锁相环CD4046设计频率合成器

内容摘要：

频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用，

频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。

关键词：频率合成器CD4046

一、设计和制作任务

1．确定电路形式，画出电路图。

2．计算电路元件参数并选取元件。

3．组装焊接电路。

4．调试并测量电路性能。

5．写出课程设计报告书

二、主要技术指标

1．频率步进 1kHz

2．频率稳定度f ≤1KHz

3．电源电压 Vcc=5V

三、确定电路组成方案

原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，

经固定分频后（M分频）得到

基准频率f1’，输入锁相环的相

位比较器（PC）。锁相环的VCO

输出信号经可编程分频器（N分频）

后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：

f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)

当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。

四、设计方法

（一）、振荡源的设计

用CMOS与非门和1M晶体组成

1MHz振荡器，如图14。图中Rf 使

F1工作于线性放大区。晶体的等效

电感，C1、C2构成谐振回路。C1、

C2可利用器件的分布电容不另接。

F1、F2、F3使用CD4049。

（二）、N分频的设计

方案一：用一片CD4017作分频器组成2-9KHZ频

率合成器。

4017构成二、三，┅九等分频器，将上述

4017组成的分频器代入图15中的1/N分频器，

就组成2——9KHZ频率合成器。

方案二：单片CD4522频率合成器构成1-9kHz变

化。

CD4522是可预置数的二一十进制1/N减计

数器。其引脚见附录。其中D1-D4是预置端，

Q1—Q4是计数器输出端，其余控制端的功能如

下：

PE（3）=1时，D1—D4值置进计数器EN（4）=0，

且CP（6）时，计数器（Q1—Q4）减计数；CF

（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1

Cr(10) =1时，计数器清零。

单片4522分频器，拨盘开关为BCD码开关，

如当数据窗口显示3时则A和1，2相连；当显

示5时，则A和14相连，其余类推。4个100K

电阻用来保证当拨盘开关为某脚不

和A相连，也就是悬空时，为低电平。工作过

程是这样的：设拨盘开关拨到N，当某时刻PE

（3）=1，

则N置到IC内的计数器中，下一个CP来时，

计数器减计数变为N-1，……，一直到第N个

CP来时，计数器为0。这时由于CF（13）=1，

所以QC（12）=1，也即PE（3）=1又恢复到开

始状态，开始一个新的循环。很显然，每来个N

个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。用改图电路代替上图中4017部分，组成1－9KHz频率合成器

方案三：用三片4522组成1——999HHZ频率合成器

如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少

KHz。

图3 1——999HHZ频率合成器

方案比较：

虽然三个方案都能实现频率合成器，方案一和方案二差不多，原理简单，结构清晰，但是最终频率只能实现1-9kHz，而方案三虽然原理和结构上都比较复杂，但是可以达到1-999KHz的频率变化，所以选择方案三。

（三）、1KHZ标准信号源设计（即M分频的设计）

根据4518的输出波形图，

可以看出4518包含二分频、四

分频、十分频，用二片CD4518

（共4个计数器）组成一个1000

分频器，也就是三个十分频器，

这样就可把1MHz的晶振信号变

成1KHz的标准信号。如下图所

示：

通过前面的分析可以得到总体的设计电路图如下：

五、锁相环参数设计

本设计中，M固定，N可变。基准频率f’1定为1KHz，改变N值，使N=1~999，则可产生f2=1KHz—999KHz的频率范围。锁相环锁存范围：

fmax=1M~1.1MHz

fmin=100~1KHz

则fmax/fmin=1K~11K

使用相位比较器PC2

1）若R2≠∞，则由fmax/fmin=1K-11K

由右图大概确定R2/R1的值约为（1-10）K

选定R1=10KΩ,可得R2=（100-500）KΩ。

选定Vdd=5-10v,参照右图与fmin=100~1kHz可求

出

C1=2*10-4uF