数字电路 第三章(数电)

3
（数电）第3章 集成逻辑门电路
第一节 分立元件门电路
一、二极管“与门”电路
12V
3V A
0 B
二极管为理想的
F
0V 3V
逻辑0 逻辑1
二极管“与门”电路 结论：F=AB
4
（数电）第3章 集成逻辑门电路
二、二极管“或门”电路
3V A 0
B
F
二极管为理想的 0V 逻辑0 逻辑1
二极管“或门”电路 结论：F=A+B
3V
5
（数电）第3章 集成逻辑门电路
三、“非”门电路（反相器）
1.三极管开关特性 (1)截止条件：e结反偏，c结反偏 (2)饱和条件：e结正偏，c结正偏；
iB I BS I CS


VCC U CES
RC
在数字电路中，只利用截止区（关态）和饱和 区（开态）
6
（数电）第3章 集成逻辑门电路
R1 T2 R2 R4
A
T1
T4
Y
R 1 T2
T5
B
R3
T1
A B
≥1
Y
(a)电路
（b）逻辑符号
图3.2.17 TTL或非门电路
33
（数电）第3章 集成逻辑门电路
例1 试分析下图所示电路的逻辑功能，列出真值 表，写出P的逻辑表达式。
VCC
解：列真值表如下： A 0 0 1 1 B 0 1 0 1 P 1 1 1 0
B EN T4 &
EN

Y
国标符号 Y A B EN 曾用符号
A
B
EN 1 1
T1 D P
T2 T5
Y
（a）控制端高电平有效
39
（数电）第3章 集成逻辑门电路
Vcc
T4
A B EN
&
EN

Y
国标符号
Y
A B
EN 1
T1 D P
T2
T5
A B
EN
Y
曾用符号
（b）控制端低电平有效 图3.2.24 三态与非门
40
（数电）第3章 集成逻辑门电路
(2)典型用途 ①构成总线结构
A1
EN1
1
EN

G1 G2
A2
EN2
1
EN

…
An
ENn
1
EN

Gn
图3.2.25
用三态门构成总线结构
41
（数电）第3章 集成逻辑门电路
②双向数据传输
D0
EN
1
EN

D0/D1
总
D1
EN
1
线
图3.2.26 用三态门实现数据的双向传输
25
（数电）第3章 集成逻辑门电路
2. 54S/74S系列
26
（数电）第3章 集成逻辑门电路
u0/V
3.0
2.0
1.0 O 0.4 0.8 1.2 1.6 uI/V
（b）电压传输特性 图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构
27
（数电）第3章 集成逻辑门电路
(1)引入抗饱和三极管。 减轻三极管的饱和深度，使tpd ↓。
P A B
由真值表知： P = AB
34
（数电）第3章 集成逻辑门电路
(2)OC门 ①概念 ②逻辑符号
③使用时，需外接电源和电阻 ( VCC , R L )
35
（数电）第3章 集成逻辑门电路
A B
& (b)国标符号
Y
A B (c)曾用符号
Y
（a）电路
图3.2.20 集电极开路与非门的电路和图形符号
A
1
F
（a）电路
（b）逻辑符号
图3.1.4三极管反相器电路
9
（数电）第3章 集成逻辑门电路
(2)负载能力 最大灌电流的确定：
负载

灌电流负载
拉电流负载
(三极管处于临界饱和且满足ICM要求） 若 ICS>ICM 则 I G (max) I CM 若 ICS<ICM 则 I G (max) I CS
36
（数电）第3章 集成逻辑门电路
图3.2.21 OC门输出并联的接法及逻辑图
37
（数电）第3章 集成逻辑门电路
(4)OC门的应用
①线与Baidu Nhomakorabea
②用于接口电路，实现TTL
③作驱动器
CMOS 电平转换
38
（数电）第3章 集成逻辑门电路
4.三态输出TTL门（TS门） (1)三态输出与非门组成及工作原理
Vcc A
(4) A=0, B=0, Y=1 结论：Y=AB
关态
15
（数电）第3章 集成逻辑门电路
3.TTL与非门的主要外部特性
(1)电压传输特性
uO/V a 3.0 Vcc b c
+
2.0
1.0 0
& d e V uI/V （b）测试电路
_I
uO
V
u
0.5 1.0UT 1.5
（a）电压传输特性
图3.2.3 TTL与非门电压传输特性
16
（数电）第3章 集成逻辑门电路
主要静态参数： ①输出逻辑高电平和低电平 标准值 高电平UOH 低电平UOL ②阀值电压： 3.4V 0.2V UT=1.4V 合格值 ≥2.4V ≤0.4V
③关门电平、开门电平及噪声容限
17
（数电）第3章 集成逻辑门电路
uO/V
3.0
2.4
2.0
1.0
0.4
0
13
（数电）第3章 集成逻辑门电路
图3.2.1典型 TTL与非门
A B
&
F
(a)电路
（b）逻辑符号
14
（数电）第3章 集成逻辑门电路
2.工作原理：
设UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V (1) A=B=1, Y=0 开态
(2) A=0, B=1, Y=1 关态 (3) A=1, B=0, Y=1 关态
23
（数电）第3章 集成逻辑门电路
二、 改进型TTL与非门
1. 54H/74H系列
图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构
24
（数电）第3章 集成逻辑门电路
(1)输出级采用 达林顿结构三极管； 减小了门电路输出高电平时的输出电阻。
(2)降低电阻的阻值
提高了三极管的开关速度使tpd ↓。 tpd ≈6ns,但加大了电路的静态功耗。
2
双极型

TTL ECL I2L

54/74 54/74H 54/74S 54/74LS 54/74ALS 54/74AS 54/74FAST
（数电）第3章 集成逻辑门电路
3.本章内容
TTL、CMOS集成逻辑门的基本结构、工作原理 和外部特性（包括逻辑功能和外部电气特性）。
（数电）第3章 集成逻辑门电路
第3章 集成逻辑门电路
一、逻辑门电路概念
二、数字集成电路的分类

1.按集成度
SSI MSI LSI VLSI
1
（数电）第3章 集成逻辑门电路
PMOS 2.按制造工艺 MOS型 NMOS 4000 CMOS 54/74HC/HCT Bi-CMOS型 74/54AC/ACT
图3.1.1三极管开关电路
7
（数电）第3章 集成逻辑门电路
图3.1.2三极管截止和饱和时的等效电路
8
（数电）第3章 集成逻辑门电路
2.三极管反相器 (1)工作原理
3.4V 0.2V
A (u1) Vcc (+12V) VD (+3V)
结论：F=A
RC
iC
D
F (uO)
R1 iB R2
-V BB (-12V)
42
(2)引入有源泄放电路。
加速T5 的导通或截止，使tpd ↓。 tpd =3~5ns，电路的静态功耗仍比较大。
28
（数电）第3章 集成逻辑门电路
图3.2.15 抗饱和三极管
29
（数电）第3章 集成逻辑门电路
3.54LS/74LS 系列
图3.2.16 54LS/74LS系列与非门（54LS/74LS00)的电路结构
(4)输出特性
G1
①拉电流负载
&
UOH iL
G2 &
驱动门
负载门
②灌电流负载
UOL IG &
驱动门
&
负载门
21
（数电）第3章 集成逻辑门电路
图3.2.10 TTL与非门的扇出
22
（数电）第3章 集成逻辑门电路
(5)动态特性 ①传输延迟
uI & uO
uI
uO
tPHL tPLH
图3.2.11 TTL与非门的传输延迟
31
（数电）第3章 集成逻辑门电路
三、 其它类型的TTL门电路
典型TTL与非门的输入、输出特性仍适用 1.TTL或非门 2.TTL异或门 3.集电极开路的门电路（OC门） (1)引入OC门的原因 ①由于是推拉式输出，输出端不能直接并联， 不能实现线与功能。
32
（数电）第3章 集成逻辑门电路
Vcc
VCC 0.3 RC VCC 0.7 RC
最大拉电流的确定： (iD=0)
10
（数电）第3章 集成逻辑门电路
(a)灌电流负载等效图
11
（数电）第3章 集成逻辑门电路
图3.1.5负载等效电路
12
（数电）第3章 集成逻辑门电路
第二节
1.电路结构:
TTL门电路
一、 典型TTL与非门
输入级、 中间级、 输出级
30
（数电）第3章 集成逻辑门电路
表3.2.1 不同系列TTL门电路的性能比较
TTL门电路系列名称 参数名称 54/74 54H/74H 54S/74S 54LS/74LS tpd(ns) 10 6 4 10 功耗/每门 10 22.5 20 2 (mW) pd(ns· mW) 100 135 80 20
0.5
1.0
1.5
2.0
2.5
uI/V
Uoff ≥0.8V
Uon ≤2.0V
18
（数电）第3章 集成逻辑门电路
⑤
“1”
&
悬空引脚为1.4V左右
直流5V档内阻20K 5
⑥多余输入端的处理 与信号端并接；经一个电阻（大于1 K ）接 电源正极；接地。
19
（数电）第3章 集成逻辑门电路
20
（数电）第3章 集成逻辑门电路