逻辑函数及其化简

第四章 组合逻辑模块及其应用

上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及应用方法。

4.1 编码器

一． 编码器的基本概念及工作原理

编码——将字母、数字、符号等信息编成一组二进制代码。 例：键控8421BCD 码编码器。

左端的十个按键S 0～S 9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A 、B 、C 、D 。

B

C

D

图4.1.1 键控8421BCD 码编码器

由真值表写出各输出的逻辑表达式为：

9898S S S S A =+=

76547654S S S S S S S S B =+++= 76327632S S S S S S S S C =+++= 9753197531S S S S S S S S S S D =++++=

表4.1.1 键控8421BCD 码编码器真值表

画出逻辑图，如图4.1.1所示。

其中GS 为控制使能标志，当按下S 0～S 9任意一个键时，GS =1，表示有信号输入；当S 0～S 9均没按下时，GS =0，表示没有信号输入，此时的输出代码0000为无效代码。

二． 二进制编码器

用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。

3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表4.1.2，输入为高电平有效。

表4.1.2 编码器真值表

由真值表写出各输出的逻辑表达式为： 76542I I I I A = 76321I I I I A = 75310I I I I A = 用门电路实现逻辑电路。

A A A 3I 1

I I 17I 4I 60

2I 5

图4.1.2 3位二进制编码器

三． 优先编码器

优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。

74148是一种常用的8线-3线优先编码器。其功能如表4.1.3 所示，其中I 0～I 7为编码输入端，低电平有效。A 0～A 2为编码输出端，也为低电平有效，即反码输出。其他功能：

（1）EI 为使能输入端，低电平有效。

（2）优先顺序为I 7→I 0，即I 7的优先级最高，然后是I 6、I 5、…、I 0。 （3）GS 为编码器的工作标志，低电平有效。 （4）EO 为使能输出端，高电平有效。

表4.1.3 74148优先编码器真值表

其逻辑图如图所示。

7

I EI

I 1I 2I 543I 6I I A

A A 0I （a）

图4.1.3 74148优先编码器的逻辑图

四． 编码器的应用 1．编码器的扩展

集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI 、输出使能端EO 和优先编码工作标志GS ，可以扩展编码器的输入输出端。

图4.1.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。

1X 2X X 560

X 7X X 3X X 4X 14915X 8

13X X 10X X 1112X X Y 0Y 1Y 2Y EO

图4.1.4 串行扩展实现的16线—4线优先编码器

它共有16个编码输入端，用X 0～X 15表示；有4个编码输出端，用Y 0～Y 3表示。片1为低位片，其输入端I 0～I 7作为总输入端X 0～X 7；片2为高位片，其输入端I 0～I 7作为总输入端X 8～X 15。两片的输出端A 0、A 1、A 2分别相与，作为总输出端Y 0、Y 1、Y 2，片2的GS 端作为总输出端Y 3。片1的输出使能端EO 作为电路总的输出使能端；片2的输入使能端EI 作为电路总的输入使能端，在本电路中接0，处于允许编码状态。片2的输出使能端EO 接片的输入使能端EI ，控制片1工作。两片的工作标志GS 相与，作为总的工作标志GS 端。

电路的工作原理为：当片2的输入端没有信号输入，即X 8～X 15全为1时，GS 2=1（即Y 3=1），

EO 2=0（即EI 1=0），片1处于允许编码状态。设此时X 5=0，则片1的输出为A 2A 1A 0=010，由于片2输出A 2A 1A 0=111，所以总输出Y 3Y 2Y 1Y 0=1010。

当片2有信号输入，EO 2=1（即EI 1=1），片1处于禁止编码状态。设此时X 12=0（即片2的I 4=0），则片2的输出为A 2A 1A 0=011，且GS 2=0。由于片1输出A 2A 1A 0=111，所以总输出Y 3Y 2Y 1Y 0=0011。

2．组成8421BCD 编码器

图4.1.5所示是用74148和门电路组成的8421BCD 编码器，输入仍为低电平有效，输出为8421DCD 码。工作原理为：

当I 9、I 8无输入（即I 9、I 8均为高平）时，与非门G 4的输出Y 3=0，同时使74148的EI =0，允许74148工作，74148对输入I 0～I 7进行编码。如I 5=0，则A 2A 1A 0=010，经门G 1、G 2、G 3处理后，Y 2Y 1Y 0=101，所以总输出Y 3Y 2Y 1Y 0=0101。这正好是5的842lBCD 码。

当I 9或I 8有输入（低电平）时，与非门G 4的输出Y 3=1，同时使74148的EI =1，禁止74148工作，使A 2A 1A 0=111。如果此时I 9=0，总输出Y 3Y 2Y 1Y 0=1001。如果I 8=0，总输出Y 3Y 2Y 1Y 0=1000。正好是9和8的842lBCD 码。

I I 457I 162I I I 0

3I I I 98

I

图4.1.5 74148组成8421BCD 编码器

4.2 译码器

一． 译码器的基本概念及工作原理

译码器——将输入代码转换成特定的输出信号。

假设译码器有n 个输入信号和N 个输出信号，如果N =2n ，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N ＜2n ，称为部分译码器，如二一十进制译码器（也称作4线—10线译码器）等。

下面以2线—4线译码器为例说明译码器的工作原理和电路结构。 2线—4线译码器的功能如表4.2.1 所示。

表4.2.1 2线—4线译码器功能表