CameraLink接口数字相机图像显示装置教程

系统算法方案

空间上的变换：像素间变换系数、行间变换系数
时间上的变换：帧间变换系数
VGA接口介绍

VGA接口传输的仍然是模拟信号，对于以数字方 式生成的显示图像信息，通过数字/模拟转换器转 变为R、G、B三原色信号和行、场同步信号，信 号通过电缆传输到显示设备中。对于模拟显示设 备，如模拟CRT显示器，信号被直接送到相应的 处理电路，驱动控制显像管生成图像。而对于 LCD、DLP等数字显示设备，显示设备中需配置 相应的A/D（模拟/数字）转换器，将模拟信号转 变为数字信号。在经过D/A和A/D2次转换后，不 可避免地造成了一些图像细节的损失。
系统框图
SDRSM1 MT48LC 4M32B2 SDRSM2 MT48LC 4M32B2
DS90CR288A
MDR26
Spartan3 FPGA XC3S1000-6FG4 56I
DS90LV049
ADV7123 VGA DAC
VGA OUT VGA DB15
XCF04S
2. CameraLink接口技术的特点
3.SDRAM介绍


SDRAM 是同步动态随机存储器的 意思，它的体积小，容量大相对价 格便宜，存取的速度相对较慢，耗 电量小,控制起来相对很复杂,需要 定时进行刷新操作,一般都是行列 地址复用的. SRAM是静态随机存储器的意思， 他的体积大，容量小 价格贵，耗 电量大 但是速度很快 控制起来要 简单的多，不必进行定时刷新操作, 行列地址也是独立的.

Camera Link是2000年 10月由一些摄像头供应商 和图像采集公司联合推出 的。是专门为数字摄像机 的数据传输提出的接口标 准，专为数字相机制定的 一种图像数据、视频数据 控制信号及相机控制信号 传输的总线接口，数据传 输速率最高可达2．38 Gbps。
CameraLink接口的结构

谢谢！ 请提宝贵意见。
乒乓缓存介绍

当SDRAM1中缓存满了一帧图像数据后,开 始读取数据,读SDRAM1时写SDRAM2。当 SDRAM2中写满一帧图像数据后,控制器对 两个SDRAM进行读写切换,读SDRAM2时 写SDRAM1。
4.算法概述
分析相机输出视频的分辨率和帧频，将其 转换为待显示的分辨率和帧频，就需要设 计一种分辨率转换和帧频转换算法，在识 别相机视频未知参数的同时完成视频的转 换。 具体分为时间上的变换和空间上的变换。 即每行像素之间的转换，每帧的行数转换 和每秒的帧数转换。
Camera Link接口数字相 机图像显示装置
主要内容
1.
2. 3.

CameraLink接口数字相机图像显示装置简介 系统介绍 CameraLink接口技术简介


CameraLink接口技术的特点 CameraLink接口的结构 CameraLink接口的原理
4.

缓存部分介绍

SDRAM来自百度文库绍 乒乓缓存简介
5.

算法方案介绍
算法概述 算法方案
6.

VGA接口介绍
VGA的技术特点 VGA接口的结构
7.
结论
1. CameraLink接口数字相机图像 显示装置简介

目前，基于CameraLink接 口的各种相机都不能直接 显示，只能通过专用采集 卡连接到系统机上在系统 机的屏幕上显示，系统比 较庞大，使用不方便。
VGA接口的结构

VGA接口是一种D型接口， 上面共有15针空，分成 三排，每排五个。 其中， 除了2跟NC（Not Connect)信号、3根显示 数据总线和5个GND信号， 比较重要的是3根RGB彩 色分量信号和2根扫描同 步信号HSYNC和 VSYNC针。
总结


本文设计的图像实时显示系统实现了将输入的相机 CameraLink信号接收、缓存、读取并显示的功能。 信号输入模块,数据缓存模块,以及VGA信号产生与 输出模块在FPGA的控制下相互配合以完成上述的 功能。设计的系统原则上可以应用于各种基于 CameraLink接口的相机输出信号的实时显示。 本设计所设计Camera Link接口数字相机图像显示 装置很好的解决了Camera Link接口数字相机不能 直接显示的缺陷。实现相机信号的方便快捷地实时 显示
Camera Link 总线基本模式 驱动器
接收器
>1.6Gbps
100 Ω
TTL/CMOS 28位 数 据
数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS）
Clock
TTL/CMOS 28位 数 据
CameraLink接口的原理

Camera Link是一种基于物理层的LVDS的平面显 示解决方案。上图为Camera Link总线发送端与接 收端的连接框图，也是该总线的基本模式。总线发 送端，将28位并行数据转换为4对LVDS串行差分 数据传送出去，还有一对LVDS 串行差分数据线用 来传输图像数据输出同步时钟；而总线接收端，将 串行差分数据转换成28位并行数据，同时转换出 同步时钟。这样不但减少了传输线的使用量，而且 由于采用串行差分传输方式，还减少了传输过程中 的电磁干扰。