数字电路第5章_触发器

四、SR锁存器—与非结构
1、结构 2、特性表
S’D R’D
1 1 0 0 1 1 1 1
Q
0 1 0 1
Q*
0 1 1 1
保持
置1 置0
不定
低电平 有效
1 1 0 0
0 0 0 0
0 1 0 1
0 0 1* 1*
约束条件： SDRD＝0
数字电路 第5章
五、波形图
数字电路 第5章
5.3 电平触发的触发器
1 1 0 0 1 1
0 0 1 1 1 1
0 1 0 1 0 1
1 1 0 0 1* 1*
表两个状态
二、JK触发器
数字电路 第5章
1、 特性表 —凡在CLK作用下逻辑功能符合下 述特性表的触发器都属于JK触发器。
J
0 0 1 1 0 0 1 1
K
0 0 0 0 1 1 1 1
Q
0 1 0 1 0 1 0 1
Why？
——为协调各部分的工作，常常要求某些
电路同时工作。
How？ ——需要一个同步信号（触发信号）叫做时钟
信号（CLOCK），简称时钟，用CLK表示。
数字电路 第5章
一、电路结构和逻辑符号 —同步SR触发器
不加o表示高 电平有效
SR锁存器
表示编号为1 的控制信号
控制电路
数字电路 第5章
二、动作特点
三、特性表
S D RD
0 0
数字电路 第5章
——含有状态变量的真值表
初态 —状态变量 Q
0
Q*
0
次态 保持 置1 置0 不定
SD
0 1 0 1
0 1
1 0 0 1 1
0 0
0 1 1 1 1
1 0
1 0 1 0 1
1 1
1 0 0 0* 0*
RD
0 0 1 1
Q*
Q 1 0 0*
数字电路 第5章
R＝KQ SR=JQ’KQ=0
—满足约束条件
J K CLK S 主 R Qm Q’m 从 Q Q’
J K CLK
S 主 R
Qm Q’m 从
Q Q’
数字电路 第5章
S＝JQ’ R＝KQ Q Q* × Q CLK × J × 0 0 1 1 0 0 1 1 K × 0 0 0 0 1 1 1 1 Q Q* × Q 0 1 0 1 0 1 0 1
总结： 脉冲触发具有一次翻转的特点 翻转发生在CLK下降沿 的时候
数字电路 第5章
②特性表
CLK × S × 0 0 1 1 0 0 1 1 R × 0 0 0 0 1 1 1 1 Q × 0 1 0 1 0 1 0 1 Q* Q 0 1 1 1 0 0 1* 1*
保持 保持 置1 置0
CLK S × × 0 1 0 1
数字电路 第5章
5.6.2 触发器的电路结构和逻辑功能、触发方式 的关系
Note：
触发器的逻辑功能和电路结构没有必然联系； 触发器的触发方式和电路结构有关系。
数字电路 第5章
触发器的电路结构和逻辑功能的关系
按 逻 辑 功 能 分 SR触发器 JK触发器 SR锁存器
电平触发器
脉冲触发器 边沿触发器
CLK ×
S ×
R ×
保持 保持 置1 置0 翻转
0 0 1 1 0 0 1 1
0 0 0 0 1 1 1 1
0 1 0 1 0 1 0 1
0 1 1 1 0 0 1* 1*
0 1 1 1 0 0 1 0
数字电路 第5章
例5.4.2
数字电路 第5章
主从JK触发器
CLK J K Qm Q
CLK K
5.4 脉冲触发的触发器
目的：
为了提高触发器工作的可靠性，希望在每一 个CLK周期里输出端的状态只能改变一次。
实现：
在电平触发器的基础上又设计出了脉
冲触发器（也称主从触发器）。
5.4 脉冲触发的触发器
一、电路结构和工作原理
1、主从RS触发器
数字电路 第5章
延迟输出
主触发器
从触发器
Master-Slave SR Flip-Flop
0 1
1 0
数字电路 第5章
2、实际CMOS边沿D触发器
0 1
1 0
1 0
0 1
CLK＝0
CLK＝
Q1＝D，Q保持 Q1、Q保持
CLK ×
Q1保持，Q＝Q1＝D
CLK＝1
D × 0 0 1 1
Q × 0 1 0 1
Q* Q 0 0 1 1
数字电路 第5章
3、逻辑符号
上升沿触发 下降沿触发
边沿触发
数字电路 第5章
预置功能
异步置1端
异步置0端 不受时钟的控制
数字电路 第5章
例5.3.2
干扰信号
发生错误
特点：多次翻转，抗干扰性很差
数字电路 第5章
动作特点总结：
当CLK＝0，输出保持;
当CLK＝1，输出随S、R变而变。
这种控制方式称为高电平触发方式。
加圈为低电平触发方式。 当CLK＝1， 输出保持; 当CLK＝0， 输出随S、R变而变。
CLK 0 0 1 1 1 1 1 1 1 1
S
X X 0 0 1 1 0 0 1 1
R
X X 0 0 0 0 1 1 1 1
Q
0 1 0 1 0 1 0 1 0 1
Q*
0 1 0 1 1 1 0 0
保持
保持
置1 置0
当CLK＝0， 输出保持 当CLK＝1， 输出随S、R变而变
1* 1*
不定
故称电平触发
数字电路 第5章
三、T和T’触发器
1、 特性表 —具有保持和翻转功能的触发器称 T触发器
T Q Q*
0 0 1 1
0 1 0 1
0 1 1 0
T 0 1
Q* Q —保持 Q’ —翻转
数字电路 第5章
2、 T的特性方程
Q TQ T Q T Q
’ ’

3、T的状态转换图
T 0 1
Q* Q Q’
①工作原理
当CLK＝1 ，
数字电路 第5章
G7 、G8门被打开，主触发器Qm状态翻转
G3 、G4门被封锁， 从触发器Q状态保持
1
0
当CLK＝
，
数字电路 第5章
G7 、G8门被封锁，主触发器Qm状态保持 G3 、G4门被打开， 从触发器Q状态翻转
0
1
当CLK＝0 ，
数字电路 第5章
G7 、G8门被封锁，主触发器Qm状态保持
数字电路 第5章
4、带异步置位和复位功能
高电平有效
数字电路 第5章
二、动作特点
① Q的变化发生在CLK的上升沿或下降沿
② Q*仅取决于CLK边沿时的输入信号，而与之 前、后的状态无关。
数字电路 第5章
例5.5.1
数字电路 第5章
5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 5.6.2 触发器的电路结构和逻辑功能、 触发方式的关系
R Q* × Q 0 Q 0 1 1 0 1 1*
不定
数字电路 第5章
③动作特点
延迟输出
下降沿触发
上升沿触发
数字电路 第5章
例5.4.1
缺点：
① CLK＝1期间内，Qm的状态
仍然会随着S、R变化而变化。
②仍要遵守 SR＝0的约束条件
解决方案：JK触发器
数字电路 第5章
2、主从JK触发器
S＝JQ’
T触发器
D触发器
按 电 路 结 构 分
Q
0 1
Q*
0 1
Q S R Q SR 0 — (约束条件)
'
1 1 0 0 1 1
0 0 1 1 1 1
0 1 0 1 0 1
1 1 0 0 1* 1*
数字电路 第5章
3、 SR的状态转换图
状态转换条件
状态转换方向
S
0 0
R
0 0
Qห้องสมุดไป่ตู้
0 1
Q*
0 1
S=1,R=0 S=0,R=0
第5章 触发器
（flip-flop）
数字电路 第5章
第5章
触发器（flip-flop）
5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 * 5.7 触发器的动态特性
数字电路 第5章
5.1 概述
What？
Q*
0 1 1 1 0 0 1 0
J 0 1 0 K 0 0 1 Q* Q 1 0
1
1
Q’
数字电路 第5章
2、 JK的特性方程
Q JQ' K 'Q
J
0 0 1 1 0 0 1 1
K
0 0 0 0 1 1 1 1
Q
0 1 0 1 0 1 0 1
Q*
0 1 1 1 0 0 1 0
3、JK的状态转换图
数字电路 第5章
5.6.1 触发器按逻辑功能的分类
一、SR触发器
二、JK触发器
三、T触发器和T’触发器
四、D触发器 五、不同功能触发器的相互转换
一、SR触发器
数字电路 第5章
1、 特性表 —凡在CLK作用下逻辑功能符合下 述特性表的触发器都属于SR触发器。
S
0 0 1 1 0 0 1 1
R
0 0 0 0 1 1 1 1
——存储1位二值信号的基本单元电路。
Why？ （功能）
——记忆功能，保存信号及运算结果。
数字电路 第5章
5.1 概述
基本特点：
1.具有两个稳定逻辑状态0和1; 2. 根据不同的输入信号可以置成1或0状态。 3. 在输入信号消失后，能将获得的新状态保 存下来。
数字电路 第5章
5.1 概述
分类——按触发方式分
当J＝K＝T时，JK触发器就构成T触发器； 当T＝1（即T接至固定的高电平）时，则
Q Q ——T’触发器
'

数字电路 第5章
四、D触发器
1、 特性表
D Q Q*
2、状态转换图
0 0 1 1
0 1 0 1
0 0
置0
1 置1 1
3、 特性方程
Q D

数字电路 第5章
五、不同功能触发器的相互转换
G3 、G4门被打开， 从触发器Q状态？ 保持
Why Qm保持
0
1
数字电路 第5章
工作原理－总结
当CLK＝1， G7 、G8门被打开，主触发器状态翻转， G3 、G4门被封锁，从触发器状态保持； 当CLK＝ ，G7 、G8门被封锁，主触发器状态保持， G3 、G4门被打开，从触发器状态翻转； 当CLK＝0， G7 、G8门被封锁，主触发器状态保持， G3 、G4门被打开，从触发器状态保持；
J Qm
Q
CLK＝1期间，主触发器只会翻转一次，称为一次翻转
数字电路 第5章
二、脉冲触发方式的动作特点
1、触发器的翻转分两步动作 ① CLK＝1，主触发器接收信号 ② CLK 期间，从触发器动作； 2、CLK＝1期内，输入信号对主触发器的控制作用。 ① 对RS，输入信号都对主触发器起控制作用 ② 对JK，具有一次翻转的特点 CLK＝1
数字电路 第5章
四、D触发器（D型锁存器）
问题： 约束条件 SDRD＝0；单输入问题
解决： D触发器
1、电路结构 S＝D 2、逻辑符号
R＝D’
数字电路 第5章
3、特性表
CLK
0 0 1 1 1 1
D
X X 0 0 1 1
Q
0 1 0 1 0 1
Q*
0 1 0 0 1 1
保持
4、动作特点
置0
置1
数字电路 第5章
种类：
电平触发的D触发器构成的边沿触发器 *维持阻塞触发器 *利用门电路传输延迟时间的边沿触发器
数字电路 第5章
5.5 边沿触发的触发器
一、电平触发器构成的边沿触发器
CLK＝0 FF1开通，Q1随D变而变， FF2保持； CLK＝ FF1保持， FF2开通，Q＝Q1； CLK＝1 FF1保持， FF2开通，保持 1、原理性框图
5.2 SR锁存器（Set-Reset Latch）
一、电路结构和逻辑符号
复位端、 置0端 1状态 Q=1,Q’=0
逻辑符号
置位端、 置1端 0状态 Q=0,Q’=1
数字电路 第5章
二、工作原理
没有触发信号——锁存器
当SD＝1，RD＝0，
Q＝1，Q’＝0
当SD＝0，RD＝0，
输出保持 当SD＝0，RD＝1， Q＝0，Q’＝1 当SD＝1，RD＝1， Q＝0，Q’＝0 约束条件： SDRD＝0
若JK都没变，则只要看 时的输入信号
若JK变了，则记住一次翻转的特点
数字电路 第5章
例5.4.3
数字电路 第5章
5.5 边沿触发的触发器
目的：为了提高触发器的可靠性，增强抗干扰能 力，希望触发器的次态仅仅取决于CLK信号下降 沿（或上升沿）到达时刻输入信号的状态。 方案：边沿触发（edge-triggered）的触发器。
1.电平触发 2. 脉冲触发 3. 边沿触发
数字电路 第5章
5.1 概述
分类——按逻辑功能分
1.SR触发器
2.JK触发器
3.D触发器
4.T触发器
5.T’触发器
数字电路 第5章
5.1 概述
分类——按存储原理分
1.静态触发器－自锁存储
2.动态触发器－MOS栅极电容充放电
无电荷为1
有电荷为0
数字电路 第5章
Q
0 1 0 1 0 1 0 1
Q*
0 1 1 1 0 0 1* 1*
S 0 1 0 R 0 0 1 Q* Q 1 0
1
1
1*
数字电路 第5章
2、 SR的特性方程
Q S ' R 'Q SR 'Q ' SR 'Q SR 0 — (约束条件)
化简：
S
0 0
R
0 0
JK触发器的功能最强，包含了SR、D、T触发
器所有的功能；
目前生产的触发器定型的只有D和JK触发器；
可用JK和D触发器实现其它功能触发器。
D——JK，T，T’；
JK－D，T，T’
数字电路 第5章
转换方法
将已知触发器的特性方程和待求的触发器 的特性方程进行比较； 得到驱动方程； 连图
思考：如何用T触发器实现JK触发 器