Xilinx FPGA 中文手册-《Platform Flash In-System Programmable Configuration PROMs》中文版

《Platform Flash In-System Programmable Configuration PROMs》中文版IO引脚1.8V~3.3V兼容，3.3V供电，20Pin。XCF08/16/32P芯片1.8V供电，48Pin。XCF04S有4Mb，Vccint3.3V，Vcco1.8~3.3V，Vccj2.5~3.3V。通过JTAG 片上编程，只有串行配置。内部结构：

图3 XCFxxS Platform Flash PROM内部结构

FPGA为主串行模式时输出CCLK驱动PROM，nCF为高且nCE和OE使能后经过一个短暂的有效延迟，与FPGA的DIN相连的PROM的DO引脚即发送数据。新数据位在每个CCLK上升沿后经过一个短暂的有效延迟可用，FPGA 生成合适的时钟脉冲个数以完成配置。当FPGA为从串行模式时PROM和FPGA 都被外部时钟驱动，对于XCFxxP系列PROM可用提供时钟驱动FPGA。

XCFxxP的设计版本提供“Master SelectMAP, Slave SelectMAP, Slave Parallel”配置模式。当工作在Master SelectMAP模式时FPGA产生配置时钟，工作在Slave SelectMAP模式时外部时钟或者PROM时钟工作。nCE和OE使能后，如果BUSY 为低且nCF为高，PROM的数据（D0~7）上的数据可用。新数据位在每个CCLK 上升沿后经过一个短暂的有效延迟可用，并在下一个上升沿载入FPGA。外部晶振可以是“free-running”晶振。

片上烧写过程中，nCEO被拉高。

在一个指令扫描序列期间，TDI和TDO通过Instruction Register（IR）连接，IR被并行载入固定的指令帧。指令帧被移位至TDO（低位先出），同时一个指令被移位进TDI。XCFxxS指令寄存器为8位宽，

Platform Flash PROM的Test Access Port（TAP）测试接口特性

单端4线TAP：TCK、TMS、TDI、TDO。

初始化FPGA配置

有三种方式启动初始化：1.上电自动初始化；2.外部高-低-高脉冲驱动FPGA 的nPROGRAM引脚；3.JTAG配置指令控制PROM。

FPGA上电完成或者nPROGRAM引脚被使能后，FPGA的配置存储单元被清除，配置模式被选定，并做好了接收新配置比特流的准备。nPROGRAM引脚引脚可以由外部信号或PROM的nCF引脚控制，通过JTAG执行配置指令会拉低nCF引脚300~500ns复位FPGA并且初始化配置。iMPACT软件能够保证通过执行“装载FPGA”操作实现JTAG配置FPGA。

复位和上电复位激活

Vccint必须在规定的上升时间内单调递增地上升到额定电压，否则设备可能无法正常工作。上电过程中OE/nRESET（与FPGA的nINIT_B相连）被PROM 拉低，当供电达到POR阈值后经过一个延迟（TOER）OE/nRESET被置高开始初始化。OE/nRESET要有4.7k外上拉电阻，OE/nRESET释放后FPGA的nINIT_B 被拉高。当供电跌落在Vccpd（power-down threshold）一下后，OE/nRESET被重新拉低，直到供电达到POR阈值。复位时nCE（FPGA的DONE）拉高不使能，地址指针复位，nCEO（实际没用）拉高，其他引脚高阻抗。

挂起模式

nCE被FPGA拉高后PROM处于挂起模式，其他引脚状态与复位时相同。为使设备维持在挂起状态，JTAG引脚的TMS、TDI、TDO必须不能拉低，TCK 要停止。当使用FPGA的DONE信号驱动PROM的nCE为高以降低PROM功耗时，需要一个经典值为330Ω的外上拉电阻（具体值需要参见FPGA手册），也可以设计一个LED灯，亮时说明配置结束。如果不需要降低PROM功耗，nCE 可以直接接地。

图4 XCFxxS Platform Flash PROM电压阈值时间

能够烧写2万次，数据能够存储20年。

引脚说明：