第章时序逻辑电路习题解答.docx

第九章习题参考答案

9-54所示，试分别画出原态为0 和原态9-1 对应于图9-1a 逻辑图，若输入波形如图

为 1对应时刻得Q和Q波形。

图 9-54 题 9-1 图

解得到的波形如题9-1 解图所示。

原态为 0：

原态为 1：

题 9-1 解图

9-2 逻辑图如图9-55 所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑

真值表，说明它们是什么类型的触发器。

解对于（ a）：由图可写出该触发器的输出与输入的逻辑关系式为：

Q R D Q

（ 9-1）

Q S D Q

a）b)

图 9-55 题 9-2 图

下面按输入的不同组合，分析该触发器的逻辑功能。

(1)R D＝1、 S D＝0

若触发器原状态为 0，由式 (9-1) 可得Q＝ 0、Q＝ 1；若触发器原状态为 l ，由式 (9-1) 同样可得 Q ＝0、 Q ＝1。即不论触发器原状态如何，只要R D＝1、S D＝0，触发器将置

成0态。

(2)R D=0、 S D＝l

用同样分析可得知，无论触发器原状态是什么，新状态总为：Q ＝1、 Q ＝0，即触发器被置成 1 态。

(3)R D=S D＝0

按类似分析可知，触发器将保持原状态不变。

(4)R D＝S D＝1

两个“与非”门的输出端 Q 和 Q 全为0，这破坏了触发器的逻辑关系，在两个输入信

号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。

因此这种情况是不允许出现的。

逻辑真值表如表9-1 所示，这是一类用或非门实现的基本RS 触发器，逻辑符号如题9-2（ a）的逻辑符号所示。

对于（ b）：此图与（ a）图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP ＝ 1 时的功能与（ a）相同，真值表与表9-1 相同；而在CP＝ 0 时相当于（ a）中（ 3）的情况，触发器保持原状态不变。逻辑符号见题9-2（ b）逻辑符号。这是一类同步RS 触发器。

R D S D Q

100

011

00

表 9-1题 9-2（ a）真值表不变

11不定

题 9-2（a）的逻辑符号题 9-2 （b）逻辑符号

9-3出对应的同步 RS 触发器的原状态为

Q 和Q波形。

1，R、S 和CP端的输入波形如图9-56所示，试画

图 9-56 题 9-3 图

解波形如题9-3 解图所示。

题 9-3 解图

9-4 设触发器的原始状态为 0，在图 9-57 所示的 CP、J、K 输入信号激励下，试分别画出TTL 主从型 JK 触发器和 CMOS JK 触发器输出 Q 的波形。

图 9-57 题 9-4 图

解波形如题 9-4 解图所示。（注意 TTL 型 JK 触发器是 CP 脉冲下降沿触发，而 CMOS 型 JK 触发器是 CP 脉冲上升沿触发。）

图 6－8 习题 6－4 图

TTL ：

CMOS ：

题 9-4 解图

9-5 设 D 触发器原状态为 0 态，试画出在图 9-58 所示的 CP、 D 输入波形激励下的输出波形。

图 9-58 题 9-5 图

解波形如题9-5 解图所示。

题 9-5 解图

9-6

已知时钟脉冲

CP 的波形如图 9-7 所示，试分别画出图

9-59 中各触发器输出端 Q

的波形。设它们的初始状态均为

0。指出哪个具有计数功能。

a) b) c)

d)

e) f)

图 9-59 题 9-6 图

解 图 9-59（ a ）～（ d ）中没有与外电路相连接的

J 、K 端，处于置空状态，相当于

接高电平。

（ a ）首先 J

1 ，K Q 1，触发器在第一个 CP 脉冲下降沿翻转， Q

1，Q 0。

此后则有 J

1

Q 0 ，触发器保持高电平。

， K

（ b ） J Q

0， K 1 ，触发器保持 0 状态

（ c ） J

K

1，触发器每来一个 CP 脉冲，翻转一次。

（ d ） J

Q

1， K

1，第一个 CP 脉冲使触发器翻转， Q 1 ， Q 0 ，此时有

J Q 0 ， K

1，第二个 CP 脉冲使触发器回到初始状态。第三、四个脉冲又重复上

述过程。

（ e）D Q 1，触发器在第一个CP 脉冲上升沿翻转，Q 1， Q0 ，此时

D Q 0，触发器在第二个脉冲回到初始状态，此后又将重复上述过程。

（ f ） D＝ 0，触发器始终保持0 状态。

各触发器输出端 Q 的波形如题 9-6 解图所示。由图可见，（ c）、（ d）、（ e）三个触发器具有计数功能。

CP

（a）

（b）

（c）

（d）

（e）

（f ）

题 9-6 解图

9-7 分别说明图9-60 所示的 D→ JK 、 D→ T′触发器的转换逻辑是否正确。

a)b)

图 9-60题 9-7图

解已知 D 触发器的状态方程为Q n 1 D ，下面只需判断图中触发器输入端 D 的逻辑表达式是否满足其所要转换的触发器的状态方程。

（ a）在图 9-60（ a）中，

Q n 1 D JQ n ? KQ n JQ n KQ n

不满足 JK 触发器的状态方程Q n 1JQ n K Q n，所以这种转换逻辑不正确。

（ b）在图9-60（b）中，

Q n 1D Q n

满足 T 触发器的状态方程为Q n 1Q n，所以这种转换逻辑是正确的。