第七章讲义半导体存储器

2、地址编码
8086/8088的20条地址线 A0～A19，可以有220不同编码， 用于选择不同的存储单元。
3、连接实例 用62128组成32K的存储器，首地址为00000H
D0
… …
D7
RD
CPU WE
D0
D7
OE
1# CE
WRA0 A13
D0
D7
OE
2# CE
WRA0 A13
A0
…
…
A13
A14 A15
译
码
…
A19
器
用62128组成32K的存储器，首地址为00000H
① 线译码 部分地址译码
D0
D7
OE
1# CE
WRA0 A13
D0
D7
OE
2# CE
WRA0 A13
A14 特点：译码电路简单；同一存储单元，地址不唯一。
用62128组成32K的存储器，首地址为00000H ② 全译码
片内
全部地址线参与译码译码
此处加标题
第七章半导体存储器
眼镜小生制作
7.1 概述
前一页 下一页
退出
一．半导体存储器的分类
RAM
半 导 体 存 储 器
ROM
双极型 MOS型
掩膜ROM PROM EPROM
动态 静态
EEPROM
FLASH
二．半导体存储器的主要技术指标 1、存储容量 2、存取时间
7.2 随机存取存储器（RAM）
8条数据线，每 字长度为8位
NC
1
28
VDD
A12
2
A7
3
A6
4
27
WR
26
CS2
25
A8
A5
5
24
A9
A4 A3
6 7
HM
23 22
A11 OE
A2
8 6264 21
A10
A1
9
20
CS1
A0
10
19
I/O7
I/O0
11
I/O1
12
18
I/O6
17
I/O5
I/O2
13
16
I/O4
GND
14
15
I/O3
CE ： 片选线，当其有效， 该芯片被选中。
CE PGM D0
…… ……
OE ： 读线，当其有效，读操作。
Dn
AN－1 VP： 写入所需高电压，当EPROM写
入时，此脚一般接25V电源。
OE VP
PGM: 编程脉冲
二．EPROM芯片举例 1、2716 1） 11条地址线 2） 8位数据线
3） 3条控制线
（3）工作 Z加高电平： T5、T6 导通，选中该单元。
W T3
T5
可通过W、W写入数据或
读出数据
T1
Vcc
W
T4 T6
T2
Z （4）保持
Z加低电平： T5、T6截止，该单元未选中，保持原状态。 只要电源正常，保证向导通管提供电流，便能维持一管导通， 另一管截止的状态不变，∴称静态。 静态单元是非破坏性读出，读出后不需重写。
1
WR A1·2 ··A0 CS1
• ••
7.3 只读存取存储器（ROM）
一．EPROM的结构
1、EPROM的内部结构
地
地
址·
址
·
码·
译
·
输·
码
·
器
片选 读 /写 控 制 输 入 /输 出
读 /写 控制 器
存储矩 阵
2、EPROM的引脚功能
EPROM引脚分为3个部分，AB、DB、CB
每片EPROM通常有下列几条控制线 A0
位扩展 适用于字数够用，但每字的位数（字长）不够的情况。 如： 8K×8 → 8K×16
D15···D9 D8
I/O·7 ··I/O1I/O0
OE 6264 Ⅰ CS2
1
WR A1·2 ··A0 CS1
···
WR
A0 A12
• ••
CS1
D7···D1 D0
I/O·7 ··I/O1I/O0
OE 6264 Ⅱ CS2
……
D7 A13 OE WR
D7
D7
A14 OE WR
A10 OE WR
62128
62256
6116
三、静态 RAM与CPU的连接
1、CPU与存储器连接有关的引脚
① 地址总线：AB ② 数据总线：DB ③ 控制总线：CB
8086/8088为20条地址线，A0～A19 8086/8088为8条数据线，D0～D7 主要有：RD、WE 、READY
地
地
址·
址
·
码·
译
·
输·
码
·
器
片选 读 /写 控 制 输 入 /输 出
读 /写 控制 器
存储矩 阵
2．静态RAM的外部特性（引脚图）
RAM引脚分为3个部分，AB、DB、CB
（1）AB总线
AB总线的宽度决定了存储单元
数的多少
A0
W = 2N
CE D0
…… ……
存储单元数
AN－1
Dn OE WR
（2）DB总线
6264外引线排列图
6264工作状态
工作状态
CS1 CS2
OE
读（选中）
0
1
0
写（选中）
0
1
×
维持（未选中） 1
×
×
维持（未选中） ×
0
×
输出禁止
0
1
1
WR
I/O
1 输出数据
0 输入数据
×
高阻
×
高阻
1
高阻
4 、其他常见静态 RAM集成芯片
A0
CS
A0
CS
A0
CS
D0
D0
D0
……
…… ……
…… ……
A19 A18 A17 A16 A15 A14 A13 A0
D0
D7
OE
1# CE
WRA0 A13
D0
D7
OE
Baidu Nhomakorabea
2# CE
WRA0 A13
0 0 0000 0 0
A19 A18
S2 Y7 S
A17 S0 74LS
138
A16 C A15 B Y1 A14 A Y0
特点：译码电路复杂；同一存储单元，地址唯一。
UPP 、 CE /PGM 、 OE
CE/PGM OE
读
0
0
读禁止
×
1
维持（备用） 1
×
编程（写入） 50ms脉冲 1
编程校验
0
0
编程禁止
0
1
A7
1
A6
2
A5
3
A4
4
A3
5
A2
6
A1
7
A0
8
O1
9
O2
10
O3
11
GND 12
24 23 22
UCC A8 A9
21
UPP
20 OE
19
2、单管动态存储单元
T CS
Xi 位线
CW
信息存于CS中，T为门控管。
Xi ＝1：T导通，将信息从存
储单元送至位线上或者将位 线上的信息写入到存储单元。
由 于 杂 散 电 容 CW>>CS ， 当读出时，需经读出放大 器对输出信号放大。
每次读出后，必须 及时对读出单元刷新。
二．静态RAM
1．静态RAM的内部结构
一．RAM的基本存储单元电路
1、六管静态存储单元 W
Vcc
（1）组成 T1、T3：MOS反相器
T3 T5
T2、T4：MOS反相器 T1
W T4
T6 T2
T5、T6：控制门管 Z
Z：字线，选择存储单元 W、 W： 位线，完成读/写操作
（2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通。
DB总线的宽度决定了每个存储 单元位数的多少。
（3）CB总线
A0
每片RAM通常有下列几条控制线
CE ： 片选线，当其有效， 该芯片被选中。
OE： 读线，当其有效，读操作。AN－1
WR： 写线，当其有效，写操作。
…… ……
CE D0
Dn OE WR
3 、 RAM集成芯片6264简介
13条地址线，存储 字数为： 213＝8Ｋ