第十章时序电路2

74LS160/1/2/3
功能表： CP X EP ET X X X X 0 1 X 0 1 1 工作状态 置零 预置数 保持
RD 端 LD 端功能的区别：
0 0 0 0 LD X 0 1 1 1
RD 0 1
C 0 1 RD LD
Q3 Q2 Q1 Q0
74LS161 D3 D2 D1 D0 X X X X X X X 0 0 1 1X
10.4 寄存器的应用
1. 存储寄存器：存储二进制数据 2. 移位寄存器：串行—并行和并行—串行数据 转换器 3. 算术运算：整除和整乘。 4. 移位寄存器计数器：时序发生器
10-3-2
二进制 同步 十进制 任意进制 计数器 二进制 异步 十进制 任意进制
计数器
加法，减法，可逆
加法，减法，可逆
加法计数器：随cp的输入，电路递增计数
4 5 6 0
7 8 9 0 10 11 12
16
t
1 0 t 1 0 t 1 0 t 1 0 t
1 t
0 1
0
Q3 0
C
1
(4) 状态转换情况
（在波形图上读）
(5) 分析功能 这是十六进制计数器(也是四位二进制加法计数器)计数容量为24-1=15
计数器的另一个作用是分频： 若CP的频率为f 则，Q0端输出脉冲的频率为1/2f Q0端为二分频端。
集成计数器
1、集成四位二进制可预置数加法计数器74LS161
逻辑符号 CP：时钟输入端
C RD LD
Q3 Q2 Q1 Q0 74LS161 D3 D2 D1 D0
CP EP ET
74LS160/1/2/3
D3D2D1D0：预置数的输入端 C：进位输出端 RD：复位端 LD：预置数的控制端，并行输入使能 EP：计数使能并行输入 ET：计数使能输入 功能转换端
状态转换表
CP 0 1 2 3 4 5 6 Q3 Q2 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 0 Q1 Q0 0 1 0 1 0 1 0 0 Y 0 0 0 0 0 1
或者
Y 0 0 0 0 1 1 &
连线图
进位输出 &
Y
C RD
Q3 Q 2 Q1 Q0 74LS160
集成同步十进制加法计数器有74LS160。电路框图、功能表
74LS161相同，但输出只有0000~1001十个稳定状态。 进位输出函数C=Q3Q0
状态转换图见下页
集成同步十进制可逆计数器有74LS190。 电路框图、功能表和74LS191相同。
Q0
Q1 1J 1J CP2 C1 1K FF2
6 7 8
（Q3Q2Q1Q0 ）
1101 0010 0011
C=Q3Q0=1 1001 0100 1111 1110
1000
0111 1010
0110 1011
0101
状态转换图
应用示例分析1：P284-图10.26







可置数同步计数器的模也可调节，通过LD(PE，9脚)可预置 数，得到任意模值的计数器。 图10.26为两个模为16的计数器级联。计数器1的计数进位输 出（15脚）连计数器2的EP(7脚）和ET（10脚）。 两者用同步时钟，LD连在一起，可同时置数。CLEAR相连亦 可同时清0. 当计数器1计到15D（1111B)时，进位输出为1，使能计数器 2,计数器2在时钟的作用下计数一次，其余实践被关闭。 计数器能产生mod=28=16Х16＝256个组合. 如果要产生其他进制的计数器，可预置数据，例如预置数据 为：00011000B=24D,则计数从24开始计数，则模为： MP=256-24=232
2、四位二进制可逆计数器74LS191 逻辑符号 CPI C/B Q3 Q2 Q1 Q0 S 1 X 0 功能表 LD 1 0 1 U/D 工作状态 X
74LS191 S LD D3 D2 D1 D0
CPI CPO
U/D
X
保持
预置数 加法计数
X
X
0
0
（二） 同步十进制计数器
1
ຫໍສະໝຸດ Baidu
1
减法计数
S=0，C/B=1时，CPO=CPI 和
CP0 74LS290 CP1
R01R02 S91S92
R01R02 S91S92
异步二进制计数器的优缺点


异步计数器的传输延时等于全部触发器传输延时之和。 异步计数器实现电路简单，但运行频率或工作速度低，若 用ECL触发器实现，价格昂贵，功耗大。 纹波计数器：时钟只输入第一个触发器，紧邻的触发器以 上一个触发器的输出作为时钟。
状态转换表 CP 0 1 2 3 4 5 6 Q3 Q2 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0
LD=0
1001 0000 /1 0101 1100 /0 /0
1110 0001 0100 1101 /0 /0
集成计数器






74390 TTL 双十进制计数器 74393 TTL 双四位二进制计数器 CD4018 可预置数1/N计数器 NSC/MOT CD4029 可预置数可逆计数器 NSC/MOT/TI CD4059 “N”分频计数器 NSC/TI CD40102 8位可预置数同步BCD减法计数器 CD40103 8位可预置数同步二进制减法计数器 CD40160 可预置数BCD加计数器 NSC\MOT CD40161 可预置数4位二进制加计数器 NSC\MOT CD40162 BCD加法计数器 NSC\MOT CD40163 4位二进制同步计数器 NSC\MOT CD40192 可预置数BCD加/减计数器(双时钟) NSC\TI CD40193 可预置数4位二进制加/减计数器 NSC\TI
10.3 三态输出寄存器




寄存器的触发器Q端与输出端之间设有三态门，（ 如图10.10a所示, P258)，信号的控制受使能控制信 号控制，这种寄存器叫三态输出寄存器。 三态输出寄存器的特点就是其输出可控。因此用于 总线系统。 总线（BUS)：一组用作把几个数据来源之一中的数 字信息传输至几个目的地的传输途径的电路线。 图10.11（P259)就是总线传输数字系统，图中寄存 器A,B,C及输出寄存器共用图中间四根共用的导线， 预置数控制信号与使能控制信号控制着寄存器的读 写。
S91 S92
&
FF0 S 1J C1 1K R
CP0 CP1 R01 & R02
功能说明（表1） CP输入端 CP0 CP1 CP1 且Q0与CP1相连 输出端 Q0 Q 3 Q 2Q 1 进制 二 五 输出状态 0、1 000~100 分频端 Q0为二分频端 Q3为五分频端
Q3Q2Q1Q0
十
LD
D3 D2 D1 D0
CP EP ET 1
RD=0
1001
0110
1110
1111
0111
1010 状态转换图
1000
1011
0000
/1 0101 1100
/0
0001
/0
0010
/0
/0
（Q3Q2Q1Q0 / Y）
0100 1101
/0
0011
2、置位法： 利用第M个状态译码，使 LD=0，等下一个CP脉冲过后，电路 回到第一个循环状态。第M个状态为稳态。 例2： 用74LS160构成六进制计数器，置入0000。 或者 Q1 Q0 0 1 0 1 0 1 0 1000 1010 Y 0 0 0 0 0 1 Y 0 0 0 0 1 1 & C 1 RD LD Q3 Q2 Q1 Q0 74LS160 D3 D2 D1 D0 连线图 & CP EP ET 1 Y
三、任意进制计数器的构成方法
用 N 进制计数器，构成 M 进制计数器 （一） M<N 的情况 1、复位法（即清零法） 利用第M+1个状态译码，使 RD=0 ， 不等下一个CP脉冲到来，电路立即回到0000状态。 电路输出 M个稳定状态， 第M+1个状态为暂态，不等稳定，就已消失。
例1：试用74LS160构成六进制计数器，用清零法。
同理： Q 1、Q 2、Q 3 端分别为四分频、八分频和十六分频端。

从此例的波形图可以看出，这种二进制的计数器也叫分频器 ，每个触发器把输入的脉冲频率除以2。
计数器的相关术语
1. 计数器的最大计数值（N）: N=2n-1 2.计数器的模（mod) , mod=2n 3.计数器的分频： 如图10.19（P270)可构成分频电路，触发 因数＝2n, N=计数器电路中触发器的个数 4. 计数器的传输延迟时间（tP)
时序电路分析（续）
——寄存器与计数器
双向移位寄存器






双向移位寄存器可以在模式控制信号控制下，数据 可以向左或向右移位输出。 74LS194是时钟正边沿有效。 图10.9（P256)是应用两片74LS194作时序发生器。 常闭开关SW8接低电平，当其被按下后，S1均接高 电平，S0固定高电平。SW0,...SW7可以预设输入数 据。 当SW8松开后，74LS194开始右移位输出，B片QD 反馈A片右移位串行输入，A片QD输入B的右移位串 行输入，如此形成固定的循环序列输出。 思考：如何设定预置数以确定固定的输出序列。
减法计数器：随cp的输入，电路递减计数 可逆计数器：随cp的输入，电路可增可减计数
一、同步计数器
(一) 同步二进制计数器 1、同步二进制加法计数器 C & Q3 Q2 （四块T触发器组成）
Q1
Q0
C1 1N
T3 &
C1 1N
T2 &
C1 1N
T1
C1 1N
CP
T0=1
(1) 输出方程 (2) 驱动方程
集成计数器
74160 74161 74162 74163 74169 74190 74191 74192 74193 74197 74290 74293 TTL TTL TTL TTL TTL TTL TTL TTL TTL TTL TTL TTL 可预置数BCD异步清除计数器 , 模10 可预置数四位二进制异步清除计数器,模10 可预置数BCD同步清除计数器, 模10 可预置数四位二进制同步清除计数器, 模16 二进制四位加/减同步计数器 BCD同步加/减计数器 二进制同步可逆计数器 可预置数BCD双时钟可逆计数器 可预置数四位二进制双时钟可逆计数器 二进制可预置数锁存器/计数器 二/五分频十进制计数器 二/八分频四位二进制计数器
Q2
二、异步计数器
1、异步二进制计数器
1
1J CP0 C1 1K FF0 CP1
C1 1K FF1
构成（以三位为例）
时序图 计数状态 （在时序图上读） CP0
0 Q0 1
2
3
4
5
t
(CP1)
2、异步十进制计数 器（略）
0 Q1 (CP2) 0 Q2
t
tpd
t
tpd
t
0
tpd
3、异步二——五——十进制计数74LS290 Q0 Q1 FF1 1J C1 1K ≥1 R FF2 1J C1 1K ≥1 R Q2 FF3 S & 1J C1 1K R Q3
C=Q3Q2Q1Q0
T0=1； T1=Q0； T2=Q1Q0； T3=Q2Q1Q0
(3)时序波形图
已知：
T0=1 T1=Q0 C=Q3Q2Q T2=Q1Q0 T3=Q2Q1Q 1Q0
13 14 15
0 1 1
CP Q0 Q1 Q2
1 2 3 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0
CP EP ET
X
X
1 1 1
保持（但C=0）
计数 例如：
3、同步二进制减法计数器 工作特点：随CP的不断输入， 电路递减计数。（略）
C 1 0 0 RD LD
Q3 Q2 Q1 Q 0 74LS161 D3 D2 D1 D0 0 X X X X 0 1 1
CP EP ET
74LS160的状态转换图 1100 0000 0001
0000~1001
Q3为十分频端
功能说明
异步置0端 RO1 RO2
（表2）
1 1 1 1 0 X X 0 0 0
异步置9端 S91 S92 X 0 0 1 1 1 1 1
功能说明 置 0 置 9
0
0
计 数
逻辑符号
用作十进制时的连线
Q 3 Q2 Q1 Q0
CP0 74LS290 CP1
Q3 Q2 Q1 Q0
应用示例分析2：P286-图10.27




同步十进制（模为10）计数器，（0000-1001) 图10.27是用74LS160应用示例。 低位计数器（图右）计个位数，当其计至1001时， 进位输出为1，使能高位计数器（十位），计数器一 次。 如此可最大计数至99。 两片7447进行二—十进制译码显示 应用示例3:双向可加减计数器电路：图10.28，P287 这种电路我们在组合逻辑里已学过（P171,图8.3)