实验二 四位比较器

实验二四位比较器

一、实验目的

1. 设计四位二进制码比较器，并在实验开发系统上验证。

2. 学习层次化设计方法。

二、实验仪器与器材

EDA开发软件、微机、实验开发系统、打印机、其他器件与材料。

三、实验说明

本实验实现两个4为二进制码的比较器，输入为两个4位二进制码A3A2A1A0和B3B2B1B0，输出为M（A=B）,G(A>B)和L（A

四、实验要求

1. 用硬件描述语言编写4位二进制码比较器的源文件；

2. 对设计进行仿真验证；

3. 编程下载并在实验开发系统上进行硬件验证。

五、实验程序：

library ieee;

use ieee.ste_logic_1164.all;

entity com is

port(

A:in std_logic_vector(3 downto 0);

B:in std_logic_vector(3 downto 0);

G,L,M:out std_logic);

end com;

architecture com of com is

begin

com:process(a,b)

begin

if(a>b) then G<='1';L<='0';M<='0';

elsif(a=b) then G<='0';L<='0';M<='1';

elsif(a

end if;

end process com;

end com;

六、仿真波形：

七、引脚分配