计算机组成原理 第三章 内部存储器

奇偶较验 汉明纠错码
纠正器
表3.2
输入数据 m
F
k
存 储 器
F
比 较 器
小结（3.3）
•DRAM存储器
•存储单元（单管，破坏性读出，要定 时刷新） •实例2116 •DRAM的刷新（集中式、分散） •存储器容量的扩充 •高级DRAM芯片、内存条 •读写较验与纠错 •请重阅读P78例4 •作业P101， 1，2，3 •思考P102，5
4.存储器带宽：单位时间内所存取的信息 量
3.2 静态随机读写SRAM
ቤተ መጻሕፍቲ ባይዱ
广泛用MOS半导体 静态SRAM 动态DRAM
内存？ 外存？

1.静态基本存储元

双稳态触发器 X和Y地址译码 MOS管
存储器的功能？ 需要有哪些引脚？

2.基本静态存储元阵列
内部有多少 根地址线？
地 址 译 A0-A5 码 器
RAS 和 CAS的作用
P71例：1MX4(注意左侧的引脚图是4M＊4位的)
3.读写周期、刷新周期

读写周期：读P72，找与SRAM周期的不同

刷新周期(p72,看概念)
定时刷新：按行读
DRAM的刷新方式：集中式、分散式 设：某芯片读写周期 0.5us, 128行，刷新周期为2ms
15.625Us 刷新 刷新……

存储器的分类、分级结构与主存的技术 指标 SRAM、DRAM、EPROM、闪速存储器 的结构、工作原理及扩充容量的方法 并行存储器 cache存储器
3.1 存储器概述-分类、分级、技术指标

一、存储器分类

你知道什么类 型的存储器?


1.按存储介质分：半导体、磁 2.按存取方式分：随机、顺序、半顺序 3.按读写功能分：ROM、RAM （半） 4.按信息的可保存性分：暂、永久 5.按在计算机系统中的作用分：主、辅、高 速缓冲、控存
4.存储器容量的扩充

总线
存储器与CPU连接
CPU
地址线
存储器
数据线
读写控制
如果不说明，不考虑地址 线复用问题
P73，例2
位扩展：加大字长，不增加字数

例：8片8K＊1的芯片组成8K＊8的存储器 地址线、控制线并联，片选可直接接地；数据线每片一根
P73,例3
课堂练习P102，4
字扩展法：字长不变，字数变多
存储模块条
5.高级的DRAM结构
（1）FPM－DRAM 快速页模式动态存储器
•程序局部性原理
•在存储阵列中，一行一般有很多单元 •一次RAS，多次改变CAS
（2）CDRAM芯片

(例：1M＊4位)
另二个优 点：P76 在DRAM上集成SRAM（cache) 行、列地址的分时输入（11＋9） 第一次读一行，后面读缓存 猝发式读取


4片16K＊8组成64K＊8 字位同时扩展
复习DRAM



DRAM与SRAM的不同点有哪些？（优、缺） DRAM的刷新有哪二种方式？ 如果一DRAM刷新周期为16ms，其内部阵列有2048行， 采用分散式刷新，其刷新间隔为多少？ 某DRAM(SRAM)芯片，存储容量为256K*16位，如果没有 复用的引脚，该芯片的地址线和数据线数目各为 多少？ 某DRAM(SRAM)芯片，存储容量为1M*16位，除地址线和 数据线外，还有读线、写线、片选、电源线、地线。如果 没有复用的引脚，该芯片引脚数目为多少？
二、存储系统的分级结构
CPU寄存器 cache
对存储系统的要 求是：容量、速 度、成本……
主存 磁盘（有cache） 磁带、光盘
三、主存储器的技术指标


1.存储容量：位（存储元）、字节、字 K、M、G、T 2.存取时间：从启动一次存储器操作到完 成该操作时间。 3.存储周期：连续启动两次读写操作所需 间隔的最小时间。
R/W
地址线 数据线
存储元阵列
控制线
输入输出、缓冲等控制
I/O0-I/O4
3.SRAM存储器芯片实例－2114
1K*4位
2114中的双译码结构
行 译 码
4位 4位
64行＊64列 阵列
列
91
4位
列
…… 4位
64行
译
码
1K*4位(芯片逻辑图画法)
地址线（10） CS
数据线（4）
2114 WE
(0,1)
【例1】 说明1M×1位DRAM片子可采 用的刷新方法，刷新周期定为8ms


前提假设：阵列为512行，2048列 行地址为A0—A8。选中一个，这一行上的2048个存储元同时 进行刷新，即在8ms内进行512个周期的刷新。 刷新方式可采用： 在8ms中进行512次刷新操作的集中刷新方式 或按8ms÷512＝15.5μs刷新一次的分散刷新方式。
3.3 DRAM存储器

1.单管存储元
存储的信息由电容上的电荷决 定 读出“1”时是破坏性的，要再 写回去—刷新 存储的“1”经过一段时间后， 可能损失，要刷新
与SRAM比较 1. 单管（密度、 单位价格） 2. 要刷新
P71图
写1，写0，读出同时要刷新
2.DRAM存储芯片实例(2116)

16K＊1
(3)SDRAM-同步动态存储器

相当于内部 有读写流水
可以利用总线时钟 内部四体交叉
例4：每片CDRAM为1M＊4位，8片则构成1M
＊32位（4MB）的存储块，构成示意
此地址可选 择4块，本 例只有一块
每个片 选1位
6.DRAM主存读/写的正确性校验
输出数据 出错信号
纠错能力 与信息冗 余的关系
浮点运算与浮点运算器




浮点加减运算的四步骤是什么？ 浮点加减运算对阶向大的阶看齐还是向小的阶 看齐？ 浮点规格化数的特点是什么？ 请简述浮点加减运算尾数规格化方法。（分溢 出与不溢出，不溢出时分原码与补码的情况） 浮点乘除运算的四步骤是什么？ 浮点运算流水线－思想
第三章

内部存储器

Vcc
GND
4.存储器的读、写周期
(2114读周期）
T1
T2
T3
T4
读周期 的意义
读信号(WE)
2114读周期时序图
SRAM存储器小结



基本存储元 由存储元构成一定容量的存储器 实例2114（1K＊4） 存储器的读写周期 请读P68 3.2.2
复习






请按距CPU由近及远的顺序说说存储体系的组成。 对同一存储器，存取时间与存储周期哪一个时间长？ 存储器的带宽如何定义？ SRAM的存储元是（）触发器，在触发器外围要有能 控制（）的开关电路。 2114是一个（）容量的SRAM芯片。 构成SRAM芯片需哪几部分电路？ 存储芯片的CS信号是做什么用的？ 向存储器写入数据应有哪三个步骤？ 从存储器读出数据应有哪二个步骤？