直接数字合成技术(DDS)原理

第5页
8.４ 8.４.2 DDS频率合成信号源 频率合成信号源
1 单片集成化的DDS信号源 单片集成化的DDS DDS信号源
300MHzDDS 参 考 时 钟 4×～20× × × 参考时钟 倍乘 FSK/BPSK/HOLD 数据输入 频 率 累 加 器 相 位 累 加 器 + 相位偏移 及调制 相 位 转 换 器 滤波 器 滤波 器 12位 位 AM调制 调制 M/
电子测量原理
DAC复位 复位 12位 位 D/A 12位 位 D/A 输出
输出
频率控制字/相位字启停逻辑 频率控制字 相位字启停逻辑 48位频率 位频率 控制字 14 位 相 位 偏移/调制 偏移 调制 可编程寄存器 I/O端口缓冲 端口缓冲
I/O 更新 读写
模拟输入 + 比较器
串/并 并 选择
6位地址或 位地址或 串行编程
Mf c fo = N
第2页
电子测量原理
2 相位累ቤተ መጻሕፍቲ ባይዱ器原理
当改变地址计数器计数步进值（即以值M来进行累加）， 当改变地址计数器计数步进值（即以值M来进行累加）， 同样可以改变每周期采样点数， 同样可以改变每周期采样点数，从而实现输出频率的改 变 。地址计数器步进值改变可以通过相位累加法来实现
频率控制字 M 24～48位 相位累加器 ～ 位 fr
8位并 位并 行数据
时钟输出
AD9854 DDS结构 结构
第6页
电子测量原理
2 基于可编程芯片的DDS频率合成信号源 基于可编程芯片的DDS DDS频率合成信号源
单片集成的DDS芯片合成信号波形的种类较少， 单片集成的DDS芯片合成信号波形的种类较少，灵活性较 DDS芯片合成信号波形的种类较少 不便于任意波发生器等场合的应用。 差，不便于任意波发生器等场合的应用。基于可编程芯 片实现的DDS信号合成可具有更大的灵活性。 DDS信号合成可具有更大的灵活性 片实现的DDS信号合成可具有更大的灵活性。
相位 锁存器
14～16 ～ 位
波形存储 RAM
D/A 转换
LPF
fo
相位累加器原理
第3页
电子测量原理
为便于理解，可以将正弦波波形看作一个矢量沿相位 为便于理解， 圆转动，相位圆对应正弦波一个周期的波形。 圆转动，相位圆对应正弦波一个周期的波形。波形中的 每个采样点对应相位圆上的一个相位点。 每个采样点对应相位圆上的一个相位点。
fr PD LPF ÷K fc DDS DDS/PLL混频式频率合成原理 混频式频率合成原理 VCO fP 混频器 fD 带通滤波 fo
基 准 信 号 源
频率
M • fc fo = f P ± f D = K • fr ± 2N
第8页
fo =
1 f = c NT c N
第1页
电子测量原理
DDS的实现原理如下图所示 DDS的实现原理如下图所示
fc 地址计数器 （÷N） ） 正弦波ROM 正弦波 存储器 DDS组成原理 组成原理 D/A LPF fo
输出信号频率fo 取决于两个因数： 参考时钟频率； 输出信号频率 : 取决于两个因数：⑴参考时钟频率；⑵ ROM中存储的正弦波 中存储的正弦波； ROM中存储的正弦波； 如果地址计数器以步进M M>=1)进行累加，则可在f 如果地址计数器以步进M（M>=1)进行累加，则可在fc和ROM 地址计数器以步进 进行累加 数据不变的情况下改变输出频率 此时f 输出频率， 数据不变的情况下改变输出频率，此时 o为：
电子测量原理
8.４ 直接数字合成技术
8.４.１ 直接数字合成基本原理
１ DDS组成原理 DDS组成原理
直接数字合成（ Synthesis） 直接数字合成（Direct Digital Synthesis）的基本原 理是基于取样技术和计算技术， 理是基于取样技术和计算技术，通过数字合成来生成频 率和相位对于固定的参考频率可调的信号。 率和相位对于固定的参考频率可调的信号。 设取样时钟频率为，正弦波每一周期由Ｎ 设取样时钟频率为，正弦波每一周期由Ｎ个取样点构 则该正弦波的频率为： 成，则该正弦波的频率为：
步进
N 8 12 16 20 24 32 48 数字相位圆
点数 256 4096 65536 1048576 16777216 4294967296 281474976710656
第4页
电子测量原理
设相位累加器位数为N 频率控制字为M 设相位累加器位数为N，频率控制字为M，参考时钟频率 DDS输出频率为 输出频率为： 为fc，则DDS输出频率为：
SRAM 参考 时钟 相位累 加器 相位 调制器 波形 存储器 D/A转 转 换 滤波 输出
频率控制字 CPU 接口
基于可编程芯片的DDS频率合成信号源 频率合成信号源 基于可编程芯片的
第7页
电子测量原理
3 DSS/PLL组合的频率合成信号源 DSS/PLL组合的频率合成信号源
DDS与PLL组合的合成信号源可以有多种形式， DDS与PLL组合的合成信号源可以有多种形式，下图是一 组合的合成信号源可以有多种形式 种环外混频式DDS/PLL频率合成的原理。 DDS/PLL频率合成的原理 种环外混频式DDS/PLL频率合成的原理。
M fo = N fc 2
实际应用中一般取1≤M≤(N-2) 实际应用中一般取1≤M≤(N1≤M≤(N
截断误差：一般舍去N的低位，只取N的高A 如高16 16位 截断误差：一般舍去N的低位，只取N的高A位（如高16位） 作为存储器地址，使得相位的低位被截断（即相位截尾）。 作为存储器地址，使得相位的低位被截断（即相位截尾）。 当相位值变化小于1/2 波形幅值并不会发生变化， 当相位值变化小于1/2A时，波形幅值并不会发生变化，但输 出频率的分辨率并不会降低， 出频率的分辨率并不会降低，由于地址截断而引起的幅值误 称为截断误差。 差，称为截断误差。