数字逻辑电路实验

1.1 数电实验仪器的使用及门电路逻辑功能的测试

1.1.1 实验目的

（1）掌握数字电路实验仪器的使用方法。

（2）掌握门电路逻辑功能的测试方法。

1.1.2 实验设备

双踪示波器一台

数字电路实验箱一台

万用表一块

集成芯片：74LS00、74LS20

1.1.3 实验原理

图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。

Y A B

其逻辑表达式为：=⋅

图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。

Y A B C D

其逻辑表达式为：=⋅⋅⋅

与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。只有当所有输入都为高电平“1”时，输出才为低电平“0”。对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。一般把多余的输入端接高电平或者和一个有用输入端连在一起。

1.1.4 实验内容及步骤

（1）测量逻辑开关及电平指示功能

用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。将数据开关置“1”位，电平指示灯应该亮。以此类推，检测所有的数据开关及电平指示功能是否正常。

（2）检测脉冲信号源

给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。改变脉冲信号的频率，示波器上的波形也应随之发生变化。

（3）检测译码显示器

用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。

（4）与非门逻辑功能测试

①逻辑功能测试

将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。电平指示的灯亮为1，灯不亮为0。根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。

表1.2

②与非门对脉冲信号的反相传输及控制功能的测试

将芯片74LS00中一个2输入与非门的A输入端接频率为1kHz脉冲信号，B输入端接数据开关，输出端Y接示波器。用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的关系。按表1.2中的不同输入方式测试，将结果填入表中。

1.1.5 预习要求与思考题

（1）阅读实验原理、内容及步骤。

（2）了解集成芯片引脚的排列规律。

（3）TTL集成电路使用的电源电压是多少？

（4）TTL与非门输入端悬空相当于输入什么电平？为什么？

（5）如何处理各种门电路的多余输入端。

1.1.6 实验报告及要求

（1）画出规范的测试电路图及各个表格。

2

（2）记录测试所得数据，并对结果进行分析。（3）简述实验中遇到的问题及解决方法。

3

1.2 TTL集电极开路门和三态门

1.2.1 实验目的

（1）了解负载电阻R L对集电极开路门工作状态的影响。

（2）掌握集电极开路门的使用方法。

（3）掌握三态门的逻辑功能及使用方法。

1.2.2 实验设备

双踪示波器一台

数字电路实验箱一台

万用表一块

集成芯片：74LS03、74LS125、74LS04、74LS00、电阻、发光二极管等。

1.2.3 实验原理

（1）集电极开路门（OC门）

在数字系统中，有时需要把两个或者两个以上门电路的输出端连接起来，去完成一定的逻辑功能。但普通TTL门电路的输出端是不允许直接连接的，因为它们的输出部分是推拉式电路。

集电极开路门就是将推拉式输出改为三极管集电极开路输出的特殊TTL门电路。图1.3是集成芯片的引脚图。OC门共用一个集电极负载电阻R L和电源V CC，从而可将n个OC门的输出端并联使用，并使n个OC门的输出相与（称为线与），而完成与或非的逻辑功能，如图1.4所示，显然，n个OC门的输出端连接在一起，只要其中有一个OC门的输出端为“0”，Y就为“0”。只有n个OC门的输出均为“1”时，Y

Y

图1.3 74LS03引脚排列图

图1.4

（2）三态门（TSL门）

4

5

三态门也是一种能实现线与连接的门电路。它除了通常的高电平和低电平两种输出状态外，还有第三种输出状态—高阻态。处于高阻态时，电路与负载之间相当于开路。

图1.5 三态门逻辑符号 图1.6 三态门逻辑符号 图1.5表示控制端（又称使能端）EN =1时，三态门处于正常工作状态，实现.Y A B =的功能；EN =0时为禁止工作状态，Y 输出呈高阻状态。

图1.6表示控制端0EN =时，三态门处于正常工作状态，实现.Y A B =的功能；1EN =时为禁止工作状态，Y 输出呈高阻状态。

图1.7是74LS125（

4总线缓冲器）的引脚图。当0EN =时，Y =A ；当1EN =时，Y 呈高阻状态。

1.2.4实验内容及步骤

（1）验证OC 门的线与功能

如图1.8所示，将1A 、1B 、2A 、2B 分别接数据开关，当发光二极管发光时，Y 点处于低电平，状态为0；当发光二极管不发光时，Y 点处于高电平，状态为1。

A A

B A

6

图1.8

按表1.3中不同的输入状态组合输入信号，观察Y 点的状态，并记录在表中。

表1.4

（2）三态门逻辑功能测试

在74LS125中任选一个三态门，A 、EN 端分别接数据开关，Y 接电平指示，测试其功能，将结果填入表1.4中。

（3）选通电路

用两个三态门和一个非门（见图1.9）组成一个选通电路，如图1.10所示。1A 、1EN 、2A 分别接数据开关，Y

接电平指示。按表1.5中的不同状态输入，同时观察Y 的状态并填入表中。根据结果分析选通电路的工作原理。

图1.9 74LS04引脚图

图1.10

（4）单向总线传输

如图1.11所示，1 A 接脉冲信号，2 A 接数据开关并置“0”，3 A 、1EN 、2EN 、3EN 分别接数据开关并均置“1”。然后按表1.6中的不同状态输入（分别将一个使能端置“0”），

Y